1/5/1 (Item 1 from file: 351) Links

Fulltext available through: Order File History

Derwent WPI

(c) 2008 The Thomson Corporation. All rights reserved.

0012791078 & & Drawing available WPI Acc no: 2002-646776/200270 XRPX Acc No: N2002-511517

Scheduling correctness checking method for circuit, involves executing symbolic simulation for extracting loop invariant term for determining sufficient set of non-cyclic thread

Patent Assignee: NEC CORP (NIDE)

Inventor: ASHAR P; BHATTACHARYA S; GUPTA A; RAGHUNATHAN A; SUBURAJITTO B

Patent Family (3 patents, 2 & countries)

Patent Number	Kind	Date	Application Number	Kind	Date	Update	Type
JP 2001142937	A	20010525	JP 2000106543	A	20000407	200270	В
US 6745160	B1	20040601	US 1999414815	Α	19991008	200436	E
US 20040148150	A1	20040729	US 1999414815	Α	19991008	200450	E
			US 2004756303	Α	20040114		

Priority Applications (no., kind, date): US 1999414815 A 19991008; US 2004756303 A 20040114

#### Patent Details

Patent Number	Kind	Lan	Pgs	Draw	Filing Notes	
JP 2001142937	Α	JA	37	1		
US 20040148150	A1	EN			Continuation of application	US 1999414815
					Continuation of patent	US 6745160

### Alerting Abstract JP A

NOVELTY - A symbolic simulation is executed for extracting the loop invariant term for determining the sufficient set of a non-cyclic thread, when a loop is inside the circuit, and the equivalency of non-cyclic thread is proved. USE - For checking correctness of scheduling of circuit.

ADVANTAGE - The scheduling correctness of circuit is checked corresponding to behaviors description of circuit, using simple technique.

DESCRIPTION OF DRAWINGS - The figure shows a block diagram of scheduling correctness checking system. (Drawing includes non-English language text).

Title Terms /Index Terms/Additional Words: SCHEDULE; CORRECT; CHECK; METHOD; CIRCUIT; EXECUTE; SYMBOL; SIMULATE; EXTRACT; LOOP; INVARIANT; TERM; DETERMINE; SUFFICIENT; SET; NON; CYCLIC; THREAD

#### **Class Codes**

### International Patent Classification

IPC	Class Level	Scope	Position	Status	Version Date
G06F-017/50			Main		"Version 7"
G06F-0017/50	A	I		R	20060101
G06F-0017/50	С	I		R	20060101

US Classification, Issued: 70314, 70314, 70313, 70315, 70316, 7161, 7168

G06F 17/50

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-142937 (P2001 - 142937A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7

識別記号

664

FΙ

G06F 17/50

テーマコート\*(参考)

664G 5B046

## 審査請求 未請求 請求項の数43 OL (全 37 頁)

(21)出願番号 特願2000-106543(P2000-106543)

(22)出顧日

平成12年4月7日(2000.4.7)

(31)優先権主張番号 09/414815

(32)優先日

平成11年10月8日(1999.10.8)

(33)優先権主張国

米国(US)

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 プラナブ・アシャー

アメリカ合衆国、ニュージャージー 08540 プリンストン、4 インディペン デンス ウエイ、エヌ・イー・シー・ユ

ー・エス・エー・インク内

(74)代理人 100097157

弁理士 桂木 雄二

最終頁に続く

#### (54) 【発明の名称】 回路のスケジューリング正当性チェック方法及びスケジュール検証方法

#### (57)【要約】

【課題】 回路のスケジューリングの正当性をチェック する方法、及び、回路のビヘイビア記述に対して回路の スケジュールを検証する方法を実現する。

【解決手段】 回路に対するスケジュールはビヘイビア 記述から得られる。回路のスケジューリングの正当性を チェックする方法は、ループが回路内にあるときに非巡 回スレッドの十分なセットを決定するためにループ不変 項を抽出し、ループ不変項を抽出するためにシンボリッ クシミュレーションを実行し、非巡回スレッドの等価性 を証明する。回路のビヘイビア記述に対して回路のスケ ジュールを検証する方法は、スケジュールからループを 含む可能性のある実行のスケジュールスレッドを選択 し、ビヘイビア記述から対応するビヘイビアスレッドを 識別し、スケジュールスレッド及びビヘイビアスレッド の無条件等価性を証明し、実行のすべてのスレッドにつ いて以上を繰り返す。



#### 【特許請求の範囲】

【請求項1】 回路に対するスケジュールがビヘイビア 記述から得られる場合の当該回路のスケジューリングの 正当性をチェックする方法において、

(a) ループが回路内にあるときに非巡回スレッドの十分なセットを決定するためにループ不変項を抽出するステップと、

(b) 前記ループ不変項を抽出するためにシンボリックシミュレーションを実行するステップと、

(c) 前記非巡回スレッドの等価性を証明するステップ 10 ケジュールスレッドを選択するステップと、と、 (d) 前記ビヘイビア状態遷移グラフから、

からなることを特徴とする回路スケジューリング正当性 チェック方法。

【請求項2】 前記ビヘイビア記述は、サイクル境界の 導入によって変換されることを特徴とする請求項1記載 の方法。

【請求項3】 前記ビヘイビア記述は、演算並べ替えによって変換されることを特徴とする請求項1記載の方法。

【請求項4】 前記ビヘイビア記述は、ループの展開、 巻付け、折畳み及びパイプライン化によって変換される ことを特徴とする請求項1記載の方法。

【請求項5】 前記ビヘイビア記述は、演算の投機実行によって変換されることを特徴とする請求項1記載の方法。

【請求項6】 前記ステップ(c)は、シンボリックシミュレーションを用いて実行されることを特徴とする請求項1記載の方法。

【請求項7】 回路のビヘイビア記述に対して回路のスケジュールを検証する方法において、

(a) 前記スケジュールから、ループを含む可能性のある実行のスケジュールスレッドを選択するステップと、

(b) 前記ビヘイビア記述から、対応するビヘイビアス レッドを識別するステップと、

(c) スケジュールスレッド及びビヘイビアスレッドの 無条件等価性を証明するステップと、

(d) 実行のすべてのスレッドについて前記ステップ

(a)~(c)を繰り返すステップと、

からなることを特徴とする回路スケジュール検証方法。

【請求項8】 前記スケジュールは、スケジュール状態 遷移グラフとして指定されることを特徴とする請求項7 記載の方法。

【請求項9】 前記ビヘイビアは、ビヘイビア状態遷移 グラフとして指定されることを特徴とする請求項7記載 の方法。

【請求項10】 前記ステップ(c)は、

(i) 前記スケジュールスレッドをスケジュール構造グラフに変換するとともに前記ビヘイビアスレッドをビヘイビア構造グラフに変換するステップと、

(ii) 前記スケジュール構造グラフと前記ビヘイビア

構造グラフの等価性をチェックするステップと、 からなることを特徴とする請求項7記載の方法。

【請求項11】 回路のビヘイビア記述に対して回路のスケジュールを検証する方法において、

(a) スケジュールをスケジュール状態遷移グラフとして指定するステップと、

(b) 回路のビヘイビアをビヘイビア状態遷移グラフと して表現するステップと、

(c)前記スケジュール状態遷移グラフから、実行のスケジュールスレッドを選択するステップと、

(d) 前記ビヘイビア状態遷移グラフから、対応するビ ヘイビアスレッドを識別するステップと、

(e) 前記スケジュールスレッドをスケジュール構造グラフに変換するとともに前記ビヘイビアスレッドをビヘイビア構造グラフに変換するステップと、

(f) 前記スケジュール構造グラフと前記ビヘイビア構造グラフの等価性をチェックするステップと、

(g)実行のすべてのスレッドについて前記ステップ

(c)~(f)を繰り返すステップと、

20 からなることを特徴とする回路スケジュール検証方法。【請求項12】 前記ステップ(f)は、

(i)前記ビヘイビア状態遷移グラフ内の各ノードが該 ノードの推移ファンイン内のすべてのノードの後にのみ 現れるように、前記ビヘイビア構造グラフ内のすべての ノードを含む順序セットarrlを作成するステップ レ

(ii)前記ビヘイビア構造グラフ内の各ノードが該ノードの推移ファンイン内のすべてのノードの後にのみ現れるように、前記スケジュール構造グラフ内のすべての Jードを含む順序セットarr2を作成するステップと、

(iii) arrlをたどり、ビヘイビア構造グラフ内の基底変数を識別するステップと、

(iv) ビヘイビア構造グラフ内の非基底変数を基底変数で表すステップと、

(v) スケジュール構造グラフ内の入力ノードに対する 等価性リストを構成するステップと、

(vi) arr2をたどり、arr2内の各ノードを処理して、スケジュール構造グラフの入力からスケジュー 40 ル構造グラフの出力へ等価性リストを伝搬させるステップと、

(vii) uをビヘイビア構造グラフ内の信号の識別子とし、cを等価性の条件を表す二分決定ダイヤグラムであるとして、各等価性リスト内のエントリは対(u,

c) であり、ビヘイビア構造グラフ内の対応する出力ノードで等価性が確定したかどうか、及び、対応する条件 c が a r r 2 内のプライマリ出力ノードに対するトートロジーであるかどうかをチェックするステップと、

(viii)arr2内のすべての出力ノードについて 50 前記ステップ(vii)を繰り返すステップと、

2

(ix) すべての出力ノードが等価であることがわかった場合に等価性を見つけるステップと、

からなることを特徴とする請求項11記載の方法。

【請求項13】 実行の巡回スレッドを有する可能性の ある回路のスケジュールと該回路のビヘイビアとの間の 等価性を検証する方法において、

- (a) スケジュールをスケジュール状態遷移グラフとして表現するステップと、
- (b) ビヘイビアをビヘイビア状態遷移グラフとして表現するステップと、
- (c) 前記スケジュール状態**遷移**グラフ内の強連結成分 を識別するステップと、
- (d) 各強連結成分内の終了ノードを識別するステップ と、
- (e) 前記スケジュール状態遷移グラフをつぶして、前 記強連結成分を通らないサブパスを併合するステップ と、
- (f)以前に選択されていないパスを選択するステップ と、
- (g)前記ステップ(f)で選択されたパスに対する構造RTL回路を取得するステップと、
- (h) 選択されたパスを列挙するのに必要なすべての状態遷移決定をカプセル化するパスシグナルを生成するための回路を構造RTL回路に追加するステップと、
- (i) パスシグナルを用いて、制約されたシンボリックシミュレーションを実行してビヘイビア状態遷移グラフ内の対応するパスを識別し、該パスに対する構造RTL 回路を取得するステップと、
- (j)選択されたパスにおいて、以前に選択されていない強連結成分を選択するステップと、
- (k) 選択されたパス内の選択された強連結成分に対する不変項を、対応セットのリストとして抽出するステップと、
- (1) 対応セットのリストから1つの対応セットを選択 するステップと、
- (m) 選択された対応セットが、前のシンボリックシミュレーションの強連結成分カットにおいて得られる変数対応より小さい場合に、シンボリックシミュレーションを再実行するステップと、
- (n) 対応セットのリスト内の各対応セットについて前 40 記ステップ (i)  $\sim$  (m) を繰り返すステップと、
- (o) 出力等価性条件が、パス条件以外の条件付きであるかどうかをテストするステップと、
- (p) 前記ステップ(o) で前記出力等価性が条件付き である場合に非等価性を報告してこの方法を終了するス テップと、
- (q)選択されたパス内のすべての強連結成分について 前記ステップ(j)~(p)を繰り返すステップと、
- (r)終了点が高々3度現れるようにルートからシンク へのすべてのパスについて前記ステップ (f)~ (q)

を繰り返すステップと、

からなることを特徴とする前記回路のスケジュールとビ ヘイビアとの間の等価性を検証する方法。

4

【請求項14】 前記ステップ (i) の制約されないシンボリックシミュレーションは、

- (i) ビヘイビア状態遷移グラフの始状態を許容パスリストに割り当てるステップと、
- (ii) 許容パスリスト内で以前に訪れていない状態を 選択するステップと、
- 10 (i i i) ビヘイビア構造RTLを生成するステップ と、
  - (iv)非解釈シンボリックシミュレーションを実行して、スケジュール構造RTL及びビヘイビア構造RTL内の対応する信号を識別するステップと、
  - (v) 遷移条件とパスシグナルの論理積がゼロでない場合に、状態Sjの新しいコピーを許容パスに追加するステップと、
  - (vi) S<sub>i</sub>からS<sub>j</sub>への各出遷移ごとに前記ステップ (v) を繰り返すステップと、
- 20 (vii) 許容パス内に残る訪れていない状態のみが終 状態のインスタンスとなるまで、すべての訪れていない 状態について前記ステップ(iii)~(vi)を繰り 返すステップと、

からなるプロセスを用いて実行されることを特徴とする 請求項13記載の方法。

【請求項15】 前記ステップ(k)において、不変項は、各ループごとに、

- (i)各カットが前記ループの各実行の境界における変数値を表すような、スケジュール内のパスの構造RTL 30 回路内の3個のカットを識別するステップと、
  - (i i) ビヘイビアにおけるパスの構造RTL回路内の対応するカットを識別して、第1と第2のカットの間のサブ回路と、第2と第3のカットの間のサブ回路が同型であることをチェックするステップと、
  - (i i i) スケジュール及びビヘイビアのRTL回路における対応するカットの各対における変数どうしの間の等価関係を識別するステップと、
  - (iv)最後のカットと最後の前のカットとの間の等価 関係が同一であるかどうかをチェックするステップと、
  - (v)前記ステップ(iv)の関係が同一でなく、かつ、最後のカットにおける等価関係が、最後の前のカットにおける等価関係のサブセットである場合、最後の前のカットにおける等価関係を破棄し、1つ以上のループ実行について2つのRTL回路を展開して、前記ステップ(iii)から繰り返すステップと、
- (vi)前記ステップ(iv)の関係が同一でなく、かつ、最後のカットにおける等価関係が、最後の前のカットにおける等価関係のサブセットでない場合、最後の前のカットにおける等価関係を、等価関係セットの集合に 50 追加し、1つ以上のループ実行について2つのRTL回

路を展開して、前記ステップ(i i i )から繰り返すステップと、

(vii) 前記ステップ (iv) の関係が同一である場合、最後のカットにおける等価関係を、等価関係セットの集合に追加するステップと、

(viii)等価関係セットの集合内で、他のエントリのスーパーセットであるすべてのエントリを削除するステップと、

(ix)等価関係セットの最終集合を、不変項の所望の 集合として指定するステップと、

からなるプロセスを用いてループから抽出されることを 特徴とする請求項13記載の方法。

【請求項16】 回路に対するスケジュールがビヘイビア記述から得られ、回路のスケジューリングの正当性をチェックするシステムにおいて、

ループが存在するときに非巡回スレッドの十分なセット を決定するループ不変項抽出器と、

前記ループ不変項を抽出するシンボリックシミュレータ と、

非巡回スレッドの等価性を証明する等価性証明器と、 からなることを特徴とする回路のスケジューリングの正 当性をチェックするシステム。

【請求項17】 前記ビヘイビア記述は、サイクル境界 の導入によって変換されることを特徴とする請求項16 記載のシステム。

【請求項18】 前記ビヘイビア記述は、演算並べ替えによって変換されることを特徴とする請求項16記載のシステム。

【請求項19】 前記ビヘイビア記述は、ループの展開、巻付け、折畳み及びパイプライン化によって変換されることを特徴とする請求項16記載のシステム。

【請求項20】 前記ビヘイビア記述は、演算の投機実行によって変換されることを特徴とする請求項16記載のシステム。

【請求項21】 回路のビヘイビア記述に対して回路の スケジュールを検証するシステムにおいて、

スケジュールをスケジュール状態遷移グラフとして指定 するスケジュール状態遷移グラフジェネレータと、

回路のビヘイビアをビヘイビア状態遷移グラフとして指 定するビヘイビア状態遷移グラフジェネレータと、

前記スケジュール状態遷移グラフから、実行のスケジュールスレッドを選択するスケジュールスレッドセレクタと、

前記ビヘイビア状態遷移グラフから、対応するビヘイビアスレッドを選択するビヘイビアスレッドセレクタと、前記スケジュールスレッドをスケジュール構造グラフに変換するとともに前記ビヘイビアスレッドをビヘイビア構造グラフに変換するコンバータと、

前記スケジュール構造グラフと前記ビヘイビア構造グラフの等価性をチェックする等価性チェッカと、

からなることを特徴とする回路のビヘイビア記述に対し て回路のスケジュールを検証するシステム。

【請求項22】 回路のスケジューリングの正当性をチェックするための、

プロセッサ及びメモリを有するコンピュータシステムにおいて、

回路に対するスケジュールは、ビヘイビア記述から得られ.

前記メモリは、前記コンピュータシステムが前記チェッ 10 クを実行することを可能にする命令を含み、該命令は、 ループが存在するときに非巡回スレッドの十分なセット

を決定するためにループ不変項を抽出する命令と、 ループ不変項を抽出するためのシンボリックシミュレー

ループ不変項を抽出するためのシンボリックシミュレー ションの命令と、

非巡回スレッドの等価性を証明する命令と、

を含むことを特徴とする回路のスケジューリングの正当 性をチェックするためのコンピュータシステム。

【請求項23】 前記ビヘイビア記述は、サイクル境界 の導入によって変換されることを特徴とする請求項22 20 記載のコンピュータシステム。

【請求項24】 前記ビヘイビア記述は、演算並べ替えによって変換されることを特徴とする請求項22記載のコンピュータシステム。

【請求項25】 前記ビヘイビア記述は、ループの展開、巻付け、折畳み及びパイプライン化によって変換されることを特徴とする請求項22記載のコンピュータシステム。

【請求項26】 前記ビヘイビア記述は、演算の投機実行によって変換されることを特徴とする請求項22記載 30 のコンピュータシステム。

【請求項27】 回路のビヘイビア記述に対して回路のスケジュールを検証するための、プロセッサ及びメモリを有するコンピュータシステムにおいて、

前記メモリは、前記コンピュータシステムが前記検証を 実行することを可能にする命令を含み、該命令は、

スケジュールをスケジュール状態遷移グラフとして指定 する命令と、

回路のビヘイビアをビヘイビア状態遷移グラフとして表現する命令と、

40 前記スケジュール状態遷移グラフから、実行のスケジュールスレッドを選択する命令と、

前記ビヘイビア状態遷移グラフから、対応するビヘイビ アスレッドを選択する命令と、

前記スケジュールスレッドをスケジュール構造グラフに 変換するとともに前記ビヘイビアスレッドをビヘイビア 構造グラフに変換する命令と、

前記スケジュール構造グラフと前記ビヘイビア構造グラフの等価性をチェックする命令と、

実行のすべてのスレッドについて繰り返す命令と、

50 を含むことを特徴とする、回路のビヘイビア記述に対し

6

て回路のスケジュールを検証するためのコンピュータシステム。

【請求項28】 回路のビヘイビア記述に対して回路のスケジュールを検証するための、プロセッサ及びメモリを有するコンピュータシステムにおいて、

前記メモリは、前記コンピュータシステムが、

- (a) スケジュールをスケジュール状態遷移グラフとして指定するステップと、
- (b) 回路のビヘイビアをビヘイビア状態遷移グラフと して表現するステップと、
- (c)前記スケジュール状態遷移グラフから、実行のスケジュールスレッドを選択するステップと、
- (d) 前記ビヘイビア状態遷移グラフから、対応するビ ヘイビアスレッドを識別するステップと、
- (e) 前記スケジュールスレッドをスケジュール構造グラフに変換するとともに前記ビヘイビアスレッドをビヘイビア構造グラフに変換するステップと、
- (f)前記スケジュール構造グラフと前記ビヘイビア構造グラフの等価性をチェックするステップと、
- (g) 実行のすべてのスレッドについて前記ステップ
- (c)~(f)を繰り返すステップと

を実行することを可能にする命令を含むことを特徴とする、回路のビヘイビア記述に対して回路のスケジュール を検証するためのコンピュータシステム。

【請求項29】 前記命令は、前記コンピュータシステムが、

- (i)前記ビヘイビア状態遷移グラフ内の各ノードが該 ノードの推移ファンイン内のすべてのノードの後にのみ 現れるように、前記ビヘイビア構造グラフ内のすべての ノードを含む順序セットarrlを作成するステップ と、
- (i i) 前記ビヘイビア構造グラフ内の各ノードが該ノードの推移ファンイン内のすべてのノードの後にのみ現れるように、前記スケジュール構造グラフ内のすべてのノードを含む順序セットarr2を作成するステップと、
- (iii) arrlをたどり、ビヘイビア構造グラフ内の基底変数を識別するステップと、
- (iv) ビヘイビア構造グラフ内の非基底変数を基底変数で表すステップと、
- (v) スケジュール構造グラフ内の入力ノードに対する 等価性リストを構成するステップと、
- (vi) arr2をたどり、arr2内の各ノードを処理して、スケジュール構造グラフの入力からスケジュール構造グラフの出力へ等価性リストを伝搬させるステップと、
- (vii)各等価性リスト内のエントリは対(u,c)であり、uはビヘイビア構造グラフ内の信号の識別子であり、cは等価性の条件を表す二分決定ダイヤグラムであるとして、ビヘイビア構造グラフ内の対応する出力ノ

ードで等価性が確定したかどうか、及び、対応する条件 cがarr2内のプライマリ出力ノードに対するトート ロジーであるかどうかをチェックするステップと、

8

(viii) arr2内のすべての出力ノードについて 前記ステップ(vii)を繰り返すステップと、

(ix) すべての出力ノードが等価であることがわかった場合に等価性を見つけたとするステップと、

を用いて前記ステップ (f) を実行することを可能にする命令をさらに含むことを特徴とする請求項28に記載10 のコンピュータシステム。

【請求項30】 回路のスケジュールと該回路のビヘイビアとの間の等価性を検証するための、プロセッサ及びメモリを有するコンピュータシステムにおいて、

前記スケジュール及び前記ビヘイビアは、実行の巡回ス レッドを有する可能性があり、

前記メモリは、前記コンピュータシステムが、

- (a) スケジュールをスケジュール状態遷移グラフとして表現するステップと、
- (b) ビヘイビアをビヘイビア状態遷移グラフとして表 20 現するステップと、
  - (c) 前記スケジュール状態遷移グラフ内の強連結成分 を識別するステップと、
    - (d)各強連結成分内の終了ノードを識別するステップ レ
    - (e)前記スケジュール状態遷移グラフをつぶして、前 記強連結成分を通らないサブパスを併合するステップ と.
    - (f)以前に選択されていないパスを選択するステップ と、
- 30 (g) 前記ステップ (f) で選択されたパスに対する構造RTL回路を取得するステップと、
  - (h) 選択されたパスを列挙するのに必要なすべての状態遷移決定をカプセル化するパスシグナルを生成するための回路を構造RTL回路に追加するステップと、
  - (i) パスシグナルを用いて、制約されたシンボリックシミュレーションを実行してビヘイビア状態遷移グラフ内の対応するパスを識別するステップと、
  - (j)選択されたパスにおいて、以前に選択されていない強連結成分を選択するステップと、
- 40 (k) 選択されたパス内の選択された強連結成分に対する不変項を、対応セットのリストとして抽出するステップと、
  - (1) 対応セットのリストから1つの対応セットを選択 するステップと、
  - (m) 選択された対応セットが、前のシンボリックシミュレーションの強連結成分カットにおいて得られる変数対応より小さい場合に、シンボリックシミュレーションを再実行するステップと、
- (n) 対応セットのリスト内の各対応セットについて前 50 記ステップ(i)~(m)を繰り返すステップと、

- (o) 出力等価性条件が、非等価性を報告するパス条件 以外の条件付きであるかどうかをテストするステップ と、
- (p) 前記ステップ (o) で前記出力等価性が条件付き である場合にこの検証を終了するステップと、
- (q)選択されたパス内のすべての強連結成分について 前記ステップ(j)~(p)を繰り返すステップと、
- (r)終了点が高々3度現れるようにルートからシンクへのすべてのパスについて前記ステップ (f)~(q)を繰り返すステップとを用いて前記検証を実行することを可能にすることを特徴とする、回路のスケジュールと該回路のビヘイビアとの間の等価性を検証するためのコンピュータシステム。

【請求項31】 前記命令は、前記コンピュータシステムが、

- (i) ビヘイビア状態遷移グラフの始状態を許容パスリストに割り当てるステップと、
- (ii)許容パスリスト内で以前に訪れていない状態を 選択するステップと、
- (i i i) ビヘイビア構造RTLを生成するステップと、
- (iv)非解釈シンボリックシミュレーションを実行して、スケジュール構造RTL及びビヘイビア構造RTL内の対応する信号を識別するステップと、
- (v) 遷移条件とパスシグナルの論理積がゼロでない場合に、状態Sjの新しいコピーを許容パスに追加するステップと、
- $(v i) S_i$ から $S_j$ への各出遷移ごとに前記ステップ (v)を繰り返すステップと、
- (v i i) 許容パス内に残る訪れていない状態のみが終状態のインスタンスとなるまで、すべての訪れていない状態について前記ステップ(i i i i )  $\sim$  (v i ) を繰り返すステップとを用いてステップ(i ) を実行することを可能にする命令をさらに含むことを特徴とする請求項30に記載のコンピュータシステム。

【請求項32】 前記命令は、前記コンピュータシステムが、各ループごとに、

- (i)各カットが前記ループの各実行の境界における変数値を表すような、スケジュール内のパスの構造RTL回路内の3個のカットを識別するステップと、
- (i i) ビヘイビアにおけるパスの構造RTL回路内の対応するカットを識別して、第1と第2のカットの間のサブ回路と、第2と第3のカットの間のサブ回路が同型であることをチェックするステップと、
- (iii)スケジュール及びビヘイビアのRTL回路における対応するカットの各対における変数どうしの間の等価関係を識別するステップと、
- (iv)最後のカットと最後の前のカットとの間の等価 関係が同一であるかどうかをチェックするステップと、
- (v) 前記ステップ (iv) の関係が同一でなく、か

つ、最後のカットにおける等価関係が、最後の前のカットにおける等価関係のサブセットである場合、最後の前のカットにおける等価関係を破棄し、1つ以上のループ 実行について2つのRTL回路を展開して、前記ステップ(iii)から繰り返すステップと、

10

(vi)前記ステップ(iv)の関係が同一でなく、かつ、最後のカットにおける等価関係が、最後の前のカットにおける等価関係のサブセットでない場合、最後の前のカットにおける等価関係を、等価関係セットの集合に 追加し、1つ以上のループ実行について2つのRTL回路を展開して、前記ステップ(iii)から繰り返すステップと、

(vii) 前記ステップ(iv) の関係が同一である場合、最後のカットにおける等価関係を、等価関係セットの集合に追加するステップと、

(viii) 等価関係セットの集合内で、他のエントリのスーパーセットであるすべてのエントリを削除するステップと、

(ix)等価関係セットの最終集合を、不変項の所望の 20 集合として指定するステップと、

を用いて前記ステップ(k)を実行することを可能にする命令をさらに含むことを特徴とする請求項30記載のコンピュータシステム。

【請求項33】 コンピュータが回路のスケジューリングの正当性をチェックすることを可能にするコンピュータコードを含むコンピュータ可読媒体を有するコンピュータプログラム製品において、

回路に対するスケジュールは、ビヘイビア記述から得られ、

30 前記コンピュータコードは、

ループが存在するときに非巡回スレッドの十分なセット を決定するためにループ不変項を抽出するコンピュータ コードと、

ループ不変項を抽出するためのシンボリックシミュレー ションのコンピュータコードと、

非巡回スレッドの等価性を証明するコンピュータコードとを含むことを特徴とする、コンピュータが回路のスケジューリングの正当性をチェックすることを可能にするコンピュータコードを含むコンピュータ可読媒体を有す 40 るコンピュータプログラム製品。

【請求項34】 前記ビヘイビア記述は、サイクル境界の導入によって変換されることを特徴とする請求項33記載のコンピュータプログラム製品。

【請求項35】 前記ビヘイビア記述は、演算並べ替えによって変換されることを特徴とする請求項33記載のコンピュータプログラム製品。

【請求項36】 前記ビヘイビア記述は、ループの展開、巻付け、折畳み及びパイプライン化によって変換されることを特徴とする請求項33記載のコンピュータプ 50 ログラム製品。

【請求項37】 前記ビヘイビア記述は、演算の投機実 行によって変換されることを特徴とする請求項33記載 のコンピュータプログラム製品。

【請求項38】 コンピュータが回路のビヘイビア記述 に対して回路のスケジュールを検証することを可能にす るコンピュータコードを含むコンピュータ可読媒体を有 するコンピュータプログラム製品において、該コンピュ ータコードは、

前記コンピュータが、スケジュールをスケジュール状態 ル状態遷移グラフジェネレータコードと、

前記コンピュータが、回路のビヘイビアをビヘイビア状 態遷移グラフとして指定することを可能にするビヘイビ ア状態遷移グラフジェネレータコードと、

前記コンピュータが、前記スケジュール状態遷移グラフ から、実行のスケジュールスレッドを選択することを可 能にするスケジュールスレッドセレクタコードと、

前記コンピュータが、前記ビヘイビア状態遷移グラフか ら、対応するビヘイビアスレッドを選択することを可能 にするビヘイビアスレッドセレクタコードと、前記コン 20 の基底変数を識別するステップと、 ピュータが、前記スケジュールスレッドをスケジュール 構造グラフに変換するとともに前記ビヘイビアスレッド をビヘイビア構造グラフに変換することを可能にするコ ンバータコードと、

前記コンピュータが、前記スケジュール構造グラフと前 記ビヘイビア構造グラフの等価性をチェックすることを 可能にする等価性チェッカコードと、

からなることを特徴とする、コンピュータが回路のビヘ イビア記述に対して回路のスケジュールを検証すること 読媒体を有するコンピュータプログラム製品。

【請求項39】 コンピュータが回路のビヘイビア記述 に対して回路のスケジュールを検証することを可能にす るコンピュータコードを含むコンピュータ可読媒体を有 するコンピュータプログラム製品において、

前記コンピュータコードは、前記コンピュータが、

- (a) スケジュールをスケジュール状態遷移グラフとし て指定するステップと、
- (b) 回路のビヘイビアをビヘイビア状態遷移グラフと して表現するステップと、
- (c) 前記スケジュール状態遷移グラフから、実行のス ケジュールスレッドを選択するステップと、
- (d) 前記ビヘイビア状態遷移グラフから、対応するビ ヘイビアスレッドを識別するステップと、
- (e) 前記スケジュールスレッドをスケジュール構造グ ラフに変換するとともに前記ビヘイビアスレッドをビヘ イビア構造グラフに変換するステップと、
- (f) 前記スケジュール構造グラフと前記ビヘイビア構 造グラフの等価性をチェックするステップと、
- (g) 実行のすべてのスレッドについて前記ステップ

(c)~(f)を繰り返すステップと、

を実行することを可能にすることを特徴とする、コンピ ュータが回路のビヘイビア記述に対して回路のスケジュ ールを検証することを可能にするコンピュータコードを 含むコンピュータ可読媒体を有するコンピュータプログ ラム製品。

【請求項40】 前記コンピュータコードは、前記コン ピュータが、

- (i) 前記ビヘイビア状態遷移グラフ内の各ノードが該 遷移グラフとして指定することを可能にするスケジュー 10 ノードの推移ファンイン内のすべてのノードの後にのみ 現れるように、前記ビヘイビア構造グラフ内のすべての ノードを含む順序セットarr1を作成するステップ
  - (ii) 前記ビヘイビア構造グラフ内の各ノードが該ノ ードの推移ファンイン内のすべてのノードの後にのみ現 れるように、前記スケジュール構造グラフ内のすべての ノードを含む順序セットarr2を作成するステップ と、
  - (i i i) arrlをたどり、ビヘイビア構造グラフ内
    - (iv) ビヘイビア構造グラフ内の非基底変数を基底変 数で表すステップと、
    - (v) スケジュール構造グラフ内の入力ノードに対する 等価性リストを構成するステップと、
    - (vi) arr2をたどり、arr2内の各ノードを処 理して、スケジュール構造グラフの入力からスケジュー ル構造グラフの出力へ等価性リストを伝搬させるステッ プと、
- (vii) 各等価性リスト内のエントリは対(u, c) を可能にするコンピュータコードを含むコンピュータ可 30 であり、uはビヘイビア構造グラフ内の信号の識別子で あり、 c は等価性の条件を表す二分決定ダイヤグラムで あるとして、ビヘイビア構造グラフ内の対応する出力ノ ードで等価性が確定したかどうか、及び、対応する条件 cがarr2内のプライマリ出力ノードに対するトート ロジーであるかどうかをチェックするステップと、

(viii) arr2内のすべての出力ノードについて 前記ステップ(vii)を繰り返すステップと、

- (ix) すべての出力ノードが等価であることがわかっ た場合に等価性を見つけたとするステップと、
- 40 を用いて前記ステップ (f) を実行することを可能にす ることを特徴とする請求項39記載のコンピュータプロ グラム製品。

【請求項41】 コンピュータが回路のスケジュールと 該回路のビヘイビアとの間の等価性を検証することを可 能にするコンピュータコードを含むコンピュータ可読媒 体を有するコンピュータプログラム製品において、

前記スケジュール及び前記ビヘイビアは、実行の巡回ス レッドを有する可能性があり、

前記コンピュータコードは、前記コンピュータが、

(a)スケジュールをスケジュール状態遷移グラフとし 50

12

て表現するステップと、

- (b) ビヘイビアをビヘイビア状態遷移グラフとして表現するステップと、
- (c) 前記スケジュール状態遷移グラフ内の強連結成分 を識別するステップと、
- (d)各強連結成分内の終了ノードを識別するステップ と、
- (e) 前記スケジュール状態遷移グラフをつぶして、前 記強連結成分を通らないサブパスを併合するステップ と、
- (f)以前に選択されていないパスを選択するステップと、
- (g)前記ステップ (f)で選択されたパスに対する構造RTL回路を取得するステップと、
- (h) 選択されたパスを列挙するのに必要なすべての状態遷移決定をカプセル化するパスシグナルを生成するための回路を構造RTL回路に追加するステップと、
- (i) パスシグナルを用いて、制約されたシンボリックシミュレーションを実行してビヘイビア状態遷移グラフ内の対応するパスを識別し、該パスに対する構造RTL回路を取得するステップと、
- (j)選択されたパスにおいて、以前に選択されていない強連結成分を選択するステップと、
- (k) 選択されたパス内の選択された強連結成分に対する不変項を、対応セットのリストとして抽出するステップと、
- (1) 対応セットのリストから1つの対応セットを選択 するステップと、
- (m) 選択された対応セットが、前のシンボリックシミュレーションの強連結成分カットにおいて得られる変数対応より小さい場合に、シンボリックシミュレーションを再実行するステップと、
- (n) 対応セットのリスト内の各対応セットについて前 記ステップ (i) ~ (m) を繰り返すステップと、
- (o) 出力等価性条件が、パス条件以外の条件付きであるかどうかをテストするステップと、
- (p) 前記ステップ (o) で前記出力等価性が条件付き である場合に非等価性を報告してこの方法を終了するス テップと、
- (q)選択されたパス内のすべての強連結成分について 前記ステップ(j)~(p)を繰り返すステップと、
- (r) 終了点が高々3度現れるようにルートからシンク へのすべてのパスについて前記ステップ (f) ~ (q) を繰り返すステップと、

を実行することを可能にすることを特徴とする、コンピュータが回路のスケジュールと該回路のビヘイビアとの間の等価性を検証することを可能にするコンピュータコードを含むコンピュータ可読媒体を有するコンピュータプログラム製品。

【請求項42】 前記コンピュータコードは、前記コン 50 テップと、

ピュータが、

(i) ビヘイビア状態遷移グラフの始状態を許容パスリストに割り当てるステップと、

14

- (ii)許容パスリスト内で以前に訪れていない状態を 選択するステップと、
- (i i i) ビヘイビア構造RTLを生成するステップと、
- (iv) 非解釈シンボリックシミュレーションを実行して、スケジュール構造RTL及びビヘイビア構造RTL 10 内の対応する信号を識別するステップと、
  - (v) 遷移条件とパスシグナルの論理積がゼロでない場合に、状態  $S_j$ の新しいコピーを許容パスに追加するステップと、
  - $(v i) S_i$ から $S_j$ への各出遷移ごとに前記ステップ (v)を繰り返すステップと、
  - (vii) 許容パス内に残る訪れていない状態のみが終状態のインスタンスとなるまで、すべての訪れていない状態について前記ステップ(iii) ~ (vi) を繰り返すステップと、
- 20 を用いて、前記ステップ(i)の制約されないシンボリックシミュレーションを実行することを可能にすることを特徴とする請求項41記載のコンピュータプログラム製品。

【請求項43】 前記コンピュータコードは、前記コンピュータが、各ループごとに、

- (i)各カットが前記ループの各実行の境界における変数値を表すような、スケジュール内のパスの構造RTL 回路内の3個のカットを識別するステップと、
- (ii) ビヘイビアにおけるパスの構造RTL回路内の 30 対応するカットを識別して、第1と第2のカットの間の サブ回路と、第2と第3のカットの間のサブ回路が同型 であることをチェックするステップと、
  - (i i i) スケジュール及びビヘイビアのRTL回路における対応するカットの各対における変数どうしの間の等価関係を識別するステップと、
  - (iv)最後のカットと最後の前のカットとの間の等価 関係が同一であるかどうかをチェックするステップと、
- (v) 前記ステップ(iv)の関係が同一でなく、かつ、最後のカットにおける等価関係が、最後の前のカッ40 トにおける等価関係のサブセットである場合、最後の前のカットにおける等価関係を破棄し、1つ以上のループ実行について2つのRTL回路を展開して、前記ステッ

プ(iii)から繰り返すステップと、

(vi)前記ステップ(iv)の関係が同一でなく、かつ、最後のカットにおける等価関係が、最後の前のカットにおける等価関係のサブセットでない場合、最後の前のカットにおける等価関係を、等価関係セットの集合に追加し、1つ以上のループ実行について2つのRTL回路を展開して、前記ステップ(ii)から繰り返すス

(vii) 前記ステップ (iv) の関係が同一である場合、最後のカットにおける等価関係を、等価関係セットの集合に追加するステップと、

(viii)等価関係セットの集合内で、他のエントリのスーパーセットであるすべてのエントリを削除するステップと、

(ix) 等価関係セットの最終集合を、不変項の所望の 集合として指定するステップと、

を用いて前記ステップ(k)で不変項を抽出することを 可能にすることを特徴とする請求項41記載のコンピュ ータプログラム製品。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】 [1. 発明の詳細な説明]

[1.1 発明の属する技術分野] 本発明はハイレベル合成におけるスケジューリングステップの検証(verific ation)に関する。本発明の主要な焦点は、スケジューリングとともに実行される可能性が高いすべての代表的な変換を含むスケジューリング検証のための新規技術にある。特に、本発明は、ループと、スケジューリング中に実行されるさまざまなループ変換を扱うことが可能な検証技術を提供する。

#### [0002]

【従来の技術】 [1.2 従来の技術] 回路を出荷する までの時間を短縮する手段として、ハイレベル仕様から の合成が重要であることはよく認識されている。これに より、高速合成が可能になるのに加えて、再使用の観点 からもより有利となる。Chrysalis (R)、Synopsys (R) 及 びその他の多くの会社から提供されるツールを用いた組 合せ論理の検証は、初期ネットリスト仕様に対して最終 論理ネットリストの妥当性の検証を行う必要があるため に、ハイレベル・ビヘイビア (動作) 記述から得られる レジスタトランスファレベル(RTL)のネットリスト を検証するためのツールも必要となる。本発明は、検証 を実行する技術を改善するためのものである。よく知ら れているように、シミュレーションは、正当性(correct ness)を保証しないにも拘わらず時間がかかるために、 検証ストラテジとして十分ではあり得ない。そこで、フ ォーマル検証の方法論が必要となる。

【0003】初期ビヘイビア仕様から最終RTLを実現するために適用される変換のスコープ(有効範囲)が与えられている場合、入力として単に2つの大幅に異なるレベルでの記述をとるブラックボックス検証システムは、すべての実際的な目的で実現可能なわけではない。幸いに、合成自体は、自動ツールを用いてなされるか手動でなされるかにかかわらず、一般的に、スケジューリング、リソース割当て及びレジスタ代入のような明確に区分された基本的なステップからなる共通の基本フローに従う。検証方法が実際的であるためには、このフローの知識を活用しなければならない。実際、スケジューリ

ングやレジスタ代入のようなステップどうしの間の区分をそのまま保持することは、「検証のための設計」の良いストラテジである。最終設計の品質が多少犠牲になったとしても、合成プロセスははるかに検証容易になる。

16

【0004】ハイレベル合成フロー中の個々のステップの検証は、合成プロセス全体を検証するよりは容易であるものの、決して簡単ではない。スケジューリングとは、タイムスタンプを演算(operation)に割り当てる作業である。同期設計では、これは、演算に状態を対応さいせることによって行われる。さまざまな設計要件を満たすために、演算並べ替え、ループ展開、投機実行(speculative execution)等のような変換が、このステップ中に実行されることがある。スケジューリングをチェックしようとする検証ツールにとって最小限の要件は、これらの変換をそのスコープ(有効範囲)に含むことである。

【0005】本明細書において、シンボリックシミュレーションとは、回路を通して、変数値ではなく、変数を伝搬させる手続きを含意する。「非解釈(uninterprete d)」という用語は、この場合、標準の算術演算のような複雑な演算に遭遇したときに、入力のブール演算の値ではなく、入力リスト及び演算名が転送されることを意味する。

#### 【0006】1.2.1 関連する研究

従来、ハイレベル記述から生成される設計を検証するためのいくつかの技術が提案されている。プログラム及びハードウェアの検証のためのシンボリックシミュレーションに関するかなりの研究活動が70年代及び80年代になされた。代表的なものとして、J. Darringer, "The application of program verificationtechniques to hardware verification", in Proc. Design Automation Conf., pp. 375-381, June 1979、を参照。しかし、Darringerの研究及びそこから派生した研究は、スケジューリングを検証するという場合に応用を限定している。派生した研究の一部は、

• W. Cory, "Symbolic simulation for functional ver ification with ADLIBand SDL", in Proc. Design Automation Conf., pp. 82-89, June 1981

・V. Pitchumani and E. Stabler, "A formal method f or computer design verification", in Proc. Design Automation Conf., pp.809-814, June 1982 に見られる。

【0007】重要な点として、Darringerの研究の主要な制限は、シンボリックシミュレータがチェックを実行するための不変項(invariant)を設けることをユーザに要求していたことである。実際、知られているように、2つのハードウェア記述を比較する際に、不変項は、一方の記述の完全な状態が他方の状態と一致しなければならない対応点(Darringerの用語では制御点(control po 50 int))である。スケジューリングの場合、シミュレータ

にこの情報を提供するために、ユーザは、例えば、合成ツールによって実行されるループ変換の詳細な知識を有する必要がある。このような要求は困難である。さらに、このような要求は、検証の目的に部分的に反することになる。また、ユーザが対応点を提供する場合、完全性の問題は未解決のままとなる。制御点どうしの間の中間信号間の対応を検出し、それを利用して、制御点における同型(isomorphism)のためにチェックすべき式を単純化する追加能力を有する同じ基本的なアルゴリズムが、C.-T. Chen and A. Parker, "A hybrid numeric/sy 10 mbolic program for checking functional and timingc ompatibility of synthesized design", in Proc. The International Symposium on High Level Synthesis, pp. 112-117, May 1994、で提案された。

【0008】他のいくつかの関連する文献についてもこ こで説明する。Minatoは、2つのハードウェア記述どう しの間の等価性を確かめるためのBDD (Binary Decis ionDiagram:二分決定ダイヤグラム)に基づくアプロー チを提案している。S. Minato, "Generation of BDDs f rom hardware algorithm descriptions", in Proc. Int. Conf. Computer-Aided Design, pp. 644-649, Nov. 199 6、を参照。このアプローチでは、すべての条件分岐 は、追加変数の使用により直線的なコードに変換され る。さらに、ループは、すべての変数に対するBDDが 追加展開で変化しなくなるまで各ループを展開すること によって処理される。この方法は、算術関数を表現する 際のBDDの制限と、ループ終了条件が満たされるまで ループを明示的に展開する必要があることとによる欠点 がある。Gong et al.は、ハイレベル合成におけるさま ざまなステップをチェックするための規則スイートのセ ットを提案した。J. Gong, C. T. Chen, and K. Kucukc akar, "Multi-dimensional rule checking for high-le vel design verification", in Proc. Int. High-level Design Validation & Test Wkshp., Nov. 1997、を参 照。しかし、彼らの等価性チェッカは、構造同型をチェ ックすることに制限されていた。Bergamaschiand Raje の貢献は、2つの記述における対応する信号が相異なる 時点で観測されなければならないときにどのようにすれ ば等価性チェックを実行することができるかを示したこ とである。R. A. Bergamaschi and S. Raje, "Observab le timewindows: Verifying high-level synthesis res ults", IEEE Design & Test of Computers, vol. 8, pp. 4 0-50, Apr. 1997、を参照。

【0009】最近では、検証において算術及び制御算術相互作用をモデル化するためのいくつかの技術が提案されている。

• K. T. Cheng and A. S. Krishnakumar, "Automatic f unctional test generation using the extended finit e state machine model", in Proc. Design Automation Conf., June 1993

- F. Fallar, S. Devadas, and K. Keutzer, "Function al vector generation for HDL models using linear programming and 3-satisfiability", in Proc. Design Automation Conf., June 1998
- ・J. Kukula, T. Shiple, and A. Aziz, "Implicit state enumeration for FSMs with datapaths", in Proc. Formal Methods in Computer Aided Design, Nov. 1998を参照。これらの技術は強力であり、ハイレベル合成から生成される設計の検証におけるモデルチェック技術や定理証明とともに、将来の応用の可能性がある。
- J. R. Burch, E. M. Clarke, D. E. Long, K. L. McM illan, and D. L. Dill, "Symbolic model checking for sequential circuit verification", IEEE Transactions on Computer-Aided Design, vol. 13, Apr. 1994
- •R. K. Brayton et al., "VIS: A system for verific ation and synthesis", in Proc. Int. Conf. Computer -Aided Verification, July 1996
- S. Owre, J. M. Rushby, and N. Shankar, "PVS: A p rototype verification system", in 11th Internation al Conference on Automated Deduction (D. Kapur, ed.), vol.607 of Lecture Notes in Artificial Intelligence, Springer Verlag, 1992
  - 【0010】ここ数年、非解釈関数によるシンボリックシミュレーションに基づく等価性チェックのための基本的アルゴリズムの効率の改善について、いくつかの論文が発表されている。
- ·R. Shostak, "An algorithm for reasoning about equality", Communications of the ACM, vol.21, no.7, pp. 583-585, 1978
- \*\*R. Jones, D. Dill, and J. Burch, "Efficient validity checking for processor validation", in Proc. Int. Conf. Computer-Aided Design, pp. 2-6, Nov. 1995

  \*\*A. Goel, K. Sajid, H. Thou, A. Aziz, and V. Sing hal, "BDD based procedures for a theory of equality with uninterpreted functions", in Proc. Int. Conf. Computer-Aided Verification, pp. 244-255, July 1

を参照。本発明で用いられるシンボリックシミュレーションアルゴリズムは、従来技術といくつかの共通点を有40 する。その決定手続きは、算術演算とともに、ブール演算を含む。

- · C. Barrett, D. Dill, and J. Levitt, "Validity checking for combinations of theories with equality", in Proc. Formal Methods in Computer Aided Design, pp. 187-201, Nov. 1996
- A. Goel, K. Sajid, H. Thou, A. Aziz, and V. Sing hal, "BDD based procedures for a theory of equalit y with uninterpreted functions", in Proc. Int. Con f. Computer-Aided Verification, pp. 244-255, July 1 50 998

を参照。また、要求に応じて、決定手続きに追加の代数を加えることも可能である。C. Barrett, D. Dill, and J. Levitt, "Validity checking for combinations of theories with equality", in Proc. Formal Methods in Computer Aided Design, pp. 187-201, Nov. 1996、を参照。

19

【0011】しかしながら、本発明で用いられるシンボリックシミュレーションアルゴリズムは、ブール演算/条件をどのように扱うかにおいて従来技術とは異なる。最も近いのはA. Goel et al.のものであるが、対応する信号を記憶するのに必要なブックキーピングにおいて異なる。A. Goel, K. Sajid, H. Thou, A. Aziz, and V. Singhal, "BDD based procedures for a theory of equality with uninterpreted functions", in Proc. Int. Conf. Computer-Aided Verification, pp. 244-255, July 1998、を参照。

# 【0012】 <u>1.2.2 従来技術:スケジューリング</u> の有効範囲

スケジューリングは、ハイレベル合成に基づく設計フローにおいて最も重要なステップのうちの1つである。スケジューリングに関する全般的な情報については、

• D. D. Gajski, N. D. Dutt, A. C.-H. Wu, and S. Y.-L. Lin, High-levelSynthesis: Introduction to Chip and System Design, Kluwer Academic Publishers, No rwell, MA, 1992

・G. De Micheli, Synthesis and Optimization of Dig ital Circuits, McGraw-Hill, New York, NY, 1994 を参照。タイミング情報を部分的にしか又は全く含まないビヘイビア記述からはじめて、設計のサイクルごとのビヘイビアは、スケジューリングステップ中に固定される。このサブセクションでは、スケジューリングステップ中に実行されるいくつかの代表的な変換について説明する。それらの変換により検証プロセスの複雑さがどのように増大するかについてもここで説明する。

【0013】 [1.2.2.1 クロックサイクル境界 の導入] スケジューリングは、回路のビヘイビア記述か らスケジュールを導出するプロセスである。単純な形の スケジューリングでは、実行されるのは、ビヘイビア記 述にクロックサイクル境界、すなわちカットを入れるこ とからなる変換だけである。HDL記述の場合、これに 相当する可能性のあるものの1つは、ビヘイビア記述に いくつかの"wait until clk=l and clk"イベント文を挿 入することである。詳細は、D. Knapp, T. Ly, D. MacM illen, and R. Miller, "Behavioral synthesis method ology for HDL-based specification and validation", in Proc. Design Automation Conf., pp. 28-291, June 1995、を参照。あるサイクル境界と次のサイクル境界の 間の演算の列は組合せ論理を表すため、一般に、いくつ かの条件を満たすために複数のカットを入れる。例え ば、すべてのループ(VHDLのprocess文やVerilogの

alwaysブロックのような暗黙のループを含む)を切るた めにカットを入れる。知られているように、ビヘイビア とスケジュールとは、サイクルごとに等価ではない。従 って、等価性の概念と、等価性をチェックする技術と は、クロックサイクル境界を超えて作用する必要があ る。周知のように、出力を計算するのに必要なクロック サイクル数は、異なるスレッドあるいは入力値に対して は異なる可能性がある。さらに、(データ依存性がある 可能性もある)ループの存在もまた、検証の複雑さを増 10 大させる。さらに、HDLの複雑なセマンティクス(例 えば、信号代入や並行文)のため、サイクル境界を導入 するという単純な変換でさえ、設計の機能を変更するこ とがある。これは、次の例によって明確に例示される。 【0014】例1:図1に示すVHDL<sup>TM</sup>記述を考え る。この記述は、whileループと、さまざまな変数及び 信号代入文を含むプロセスに関する。いくつかのステッ プは、算術計算を含む。このプロセスでは、2つの"wai t until clk='1' and clk'"イベント文に注釈を付けて ある。これらのイベント文は、スケジューリング中に追 加されたクロックサイクル境界を示す。なお、x#var、y #var、u#var及びdx#varは信号であり、これらの変数に 対してなされるすべての代入は信号代入である。VHD Lにおける信号代入文のセマンティクスは、信号に代入 される値は即時に計算されるが、その代入はある後の時 刻まで有効にならないというものである。この時刻は、 明示的な時刻が指定されていない場合、デフォルトで は、デルタに等しい。"wait for Ons;"文の目的は、デ ルタ遅延を導入し、先行する信号代入文によって生成さ れた新しい値が有効になることを強制することである。 【0015】ビヘイビア記述におけるwhileループ内の 信号y#varへの代入を考える(なお、このビヘイビア記 述は、"wait until clk='1' and clk'event"文を含まな い)。右辺の式の計算は、信号u#varの古い値を使用す

信号y#varへの代入を考える(なお、このビヘイビア記述は、"wait until clk='1' and clk'event"文を含まない)。右辺の式の計算は、信号u#varの古い値を使用する。信号u#varへの先行する代入は実行されているが、ループの最後の"wait for Ons"文まで有効ではないからである。しかし、スケジュールでは、u#varへの信号代入の後に"wait until clk='1' and clk'event"文を導入することにより、y#varへの代入が評価される前にu#varの新しい値が有効になることが強制される。上記の差の40 結果として、スケジュールは、シミュレーション中に誤った値を生成する可能性がある。

【0016】 [1.2.2.2 演算の並べ替え] 演算の並べ替えは、ビヘイビア記述に存在する並列性を利用するため、及び、与えられたリソースを最大限に利用するために、スケジューリング中に実行することが可能である。一般に、これは条件演算及び完全なループを並べ替えることを含む。最新のスケジューリング技術では、しばしば、データフロー及びメモリアクセスの依存性を維持しながら、ビヘイビア記述における演算を任意に並べ替える。詳細には、

• D. D. Gajski, N. D. Dutt, A. C.-H. Wu, and S. Y.-L. Lin, High-levelSynthesis: Introduction to Chip and System Design, Kluwer Academic Publishers, No rwell, MA, 1992

· G. De Micheli, Synthesis and Optimization of Dig ital Circuits, McGraw-Hill, New York, NY, 1994 を参照。演算の並べ替え中に導入される可能性のあるエ ラーには、データ依存性、条件制御依存性、及びメモリ ハザード (例えば、RAW (read-after-write)、WAW (write-after-write)など) の違反がある。演算の並べ 替えにより生成されるこのようなスケジュールの検証 は、スケジュールからの制御及びデータのフローの抽出 を必要とする。さらに、制御及びデータの依存性が実装 において満たされることをチェックすること(例えば、 構造同型チェック技術や規則チェック技術を用いて)が 含まれる。詳細には、J. Gong, C. T. Chen, and K. Ku cukcakar, "Multi-dimensional rule checking for hig h-level design verification", in Proc. Int. High-l evel Design Validation & Test Wkshp., Nov. 1997, を参照。

【0017】例2:図2(a)はビヘイビアC記述を示し、図2(b)はその対応するスケジュールを示す。この例のビヘイビアは、シーケンシャルプログラムとして指定されているため、各スレッドで実行される演算について完全な順序を定義している。しかし、スケジューラは、保存の必要がある演算どうし間の依存性の解析を自動的に実行するかもしれないし、演算の順序が出力の計算にとって重要ではないときに演算を並べ替えることを選択することがある。このような並べ替えは、リソースやクロック期間の数を最適にするために実行される可能性もある。

【0018】以下の並べ替え操作が、このビヘイビアについてのスケジュールで実行されている。

・ビヘイビアにおいて+2及び\*1とマークされた演算の順序は逆転されている。これは、基本ブロック内の演算の局所並べ替えの例である。この並べ替えは正しくない。その理由は、ビヘイビアにおける演算+2と\*1の間にデータ依存性があり(+2の出力は\*1の入力である)、このデータ依存性は、図2に示すスケジュールでは破られているからである。

【0019】2つのforループの実行順序はスケジュールでは逆転されている。ビヘイビアにおいて最初に現れるループは、スケジュールでは状態S2、S3、及びS4によって実現され、ビヘイビア記述の第2のforループは、スケジュールの状態S1で実現されている。この並べ替えは妥当である。その理由は、2つのループの間にデータ依存性や優先順位制約がないからである(これらのループに共通な唯一の変数であるループカウンタcount1は、各ループの前に0に初期化される)。

【0020】 [1.2.2.3 パス/セグメントの複

製] ビヘイビア記述における相異なるパス(すなわち、計算のスレッド)は、しばしば、異なるスケジューリングの機会及び制約を提示する。従って、ビヘイビアにおいて与えられたパスを最大限に最適化するためには、ビヘイビアにおける残りのパスとは別個にパス(またはその部分)をスケジューリングする必要が生じることがある。これにより、スケジュールにおいてパスまたはパスセグメントの複製が生じる。パスに基づくスケジューリング技術は、ビヘイビアにおける単純(無閉路的あるいは非巡回(acyclic))パスに対してこのような最適化を行う。同様に、ループ指向スケジューリング技術は、ビヘイビアにおける非単純バスに対してこのような最適化を自動的に行う。

22

·R. Camposano, "Path-based scheduling for synthes is", IEEE Trans. Computer-Aided Design, vol.10, pp.85-93, Jan. 1991

 S. Bhattacharya, S. Dey, and F. Brglez, "Perform ance analysis and optimization of schedules for co nditional and loop-intensive specifications", in P
 roc. Design Automation Conf., pp. 491-496, June 199

を参照。

【0021】また、スケジューリング中のパス/セグメ ントの複製は、検証プロセスの複雑さを増大させる。知 られているように、演算と変数の間の関係は一対一では なくなる。従って、構造同型をチェックする単純な技術 は、スケジュールとビヘイビアの等価性を証明するのに 十分ではない。複製により、ビヘイビアに対するスケジ ュールにおける演算の数が増大するが、ビヘイビア、あ るいは、そのビヘイビア内の与えられたパスあるいはス レッドに沿って実行される演算のセットは同一である。 このように、従来の検証ストラテジは、ビヘイビア及び スケジュールにおけるパスを列挙することである。さら に、対応するパスのそれぞれの対ごとに、このようなス トラテジは、ビヘイビア及びスケジュールにおいて実行 される演算のセットが同型のデータフローグラフを形成 することを検証する。さらに詳細には、C.-T. Chen and A. Parker, "A hybrid numeric/symbolic program for checking functional and timing compatibility of s 40 ynthesized designs", inProc. The International Sym posium on High-Level Synthesis, pp. 112-117, May 19 94、を参照。

【0022】 [1.2.2.4 ループ変換] ループは、しばしば、ビヘイビア記述においてパフォーマンスあるいはパワーに関するクリティカルな部分を構成する。データ独立ループ (実行回数が事前に既知であり、入力値とは独立なループ)、及び、データ依存ループ (実行回数が静的に既知ではなく、入力データに依存するループ)を積極的に最適化するさまざまなスケジュー50 リング技術が提案されている。これらの技術には以下の

ものがある。

【0023】・ループ展開。ループ展開の1つの意味は、ビヘイビアにおけるループをループ本体(loop bod y)のいくつかのコピーに変換した後、そのループのコピーをすることである。第2の意味は、スケジュールにおけるループの1回の実行が、ビヘイビアにおけるループの複数回の実行に対応することである。2種類のループ展開変換を図3(b)及び図3(c)に例示する。

【0024】・ループ回転。これにより、スケジュールにおけるループの境界は、ビヘイビアにおける対応するループの境界に対してずれる。ループ回転を図3(d)に例示する。

【0025】・ループパイプライン化。これは、ループ 折畳み(loop folding)あるいはループ巻付け(loop wind ing)ともいい、ループ本体の複数回の実行を並行して実行するものである。これには、正当性を保証するために プロローグ及びエピローグを作成することも必要になることがある。さらに詳細には、R. Potasman, J. Lis, A. Nicolau, and D. Gajski, "Percolation based synthe sis", in Proc. Design Automation Conf., pp. 444-449, June 1990、を参照。ループパイプライン化を図3(e)に例示する。

【0026】ビヘイビアにおけるループの存在と、スケ ジューリング中のループ最適化の適用は、検証を非常に 複雑にする。特に、ビヘイビア及びスケジュールにおけ るスレッドあるいはパスの列挙は、ループの相異なる実 行カウントを考慮する必要がある。さらに、ループが実 行される回数はデータ依存であることがあり、静的に限 定することが困難である。さらに、このような限定が可 能である場合、あるいは、ループ実行回数が一定で既知 である場合であっても、ビヘイビア及びスケジュールに おける異なるパスの個数により、すべてのこのようなパ スの列挙は至難となる。さらに、回転やパイプライン化 のようなループ最適化は、スケジュールとビヘイビアに おけるループの境界どうしの間の対応を破壊する。本発 明の重要な特徴は、スケジュールにおけるすべての非単 純パスの列挙を避ける、ループ不変項の自動抽出にあ る。

【0027】 [1.2.2.5 投機実行] 投機実行では、ビヘイビア記述の一部が、その部分を実行することが必要であるとわかる前に、実行される。投機実行は、ハイレベル合成のスケジューリングステップに統合されると、大幅なパフォーマンス改善が得られる。しかし、投機実行によって、検証は更に複雑になる。重要な点であるが、ビヘイビアでの制御依存性は、投機実行を含むスケジュールでは満たされない。さらに詳細には、

• I. Radivojevic and F. Brewer, "Ensemble representation and techniques for exact control-dependent scheduling", in Proc. High-level SynthesisWorkshop, pp. 60-65, 1994

· O. Lakshminarayana, A. Raghunathan, and N. K. Jh a, "Incorporating speculative execution into sched uling for control-flow intensive behaviors", in Pr oc. Design Automation Conf., pp. 108-113, June 1998 を診照。

24

【0028】スケジューラは、投機実行される演算の結果を格納するためにスケジュールに追加一時変数を導入するのが一般的である。また、スケジューラは、それらの一時変数が依存する投機条件が評価された後にそれらの一時変数を解決するための追加コード(代入文)を生成する。構造同型に基づく検証技術は、このような変換を検証することができない。これについては、

• J. Gong, C. T. Chen, and K. Kucukcakar, "Multi-d imensional rule checking for high-level design ver ification", in Proc. Int. High-level Design Validation & Test Wkshp., Nov. 1997

・C.-T. Chen and A. Parker, "A hybrid numeric/symb olic program for checking functional and timing compatibility of synthesized design", in Proc. The I nternational Symposium on High Level Synthesis, pp. 112-117, May1994 に説明されている。

[0029]

【発明が解決しようとする課題】 [2. 発明の概要] 本発明は、新規な非解釈シンボリックシミュレーション手続きに関する。本発明の技術は、ビヘイビア仕様及びスケジューリングされたRTLが与えられた場合に、2つの記述の出力が相互に無条件に対応するかどうかを判定する。

7 【0030】スケジューリングされたRTLとビヘイビア記述の間の、条件付きの可能性がある入力対応のリストからはじめて、本発明の技術は、2つの記述における信号の間の条件付き信号対応を出力へ向かって伝搬させる。2つの演算の出力は、その演算型が同一であり、かつ、ある条件下でその演算への入力が相互に対応する場合に、相互に対応する。その場合、出力が対応するための条件は、入力が対応するための条件の論理積となる。

【0031】算術演算とは異なり、ブール演算は完全に解釈される。これにより、条件を超えて演算を移動させるような変換の正当性のチェックが可能となる。このような変換は、スケジューリングにおいて一般的である。

【0032】スケジューリングを検証する作業は、ビヘイビア記述におけるループと、スケジューリング中のループ変換との存在によって、非常に複雑になる。本発明の重要な特徴は、ループと、スケジューリングにおけるループ変換とが存在する場合に、等価性チェッカによって、スケジュールとビヘイビアにおける信号の間の対応形式で、不変項の効率的な抽出を行うことである。本発明の技術は、ほとんどの設計における状態空間爆発は、

50 制御状態よりもデータパスレジスタによって引き起こさ

れるという観測に、部分的に基づいている。スケジューリングにおける代表的な変換とみなされるものに基づいて、本発明の技術は、スケジューリングによって生成されるほとんどの設計を検証することが可能である。本発明の技術は、扱うことができないループ最適化に遭遇した場合に、誤った否定(フォールスネガティブ)を報告するという点で、悲観的である。本発明の技術の詳細については、その応用の具体例とともに、セクション4で説明する。

【0033】シンボリックシミュレーションアルゴリズムは、本発明の重要な構成要素であるが、本発明の主要な貢献ではない。本発明の主要な貢献は、ループを扱うことが可能な、無閉路グラフに対する基本的なシンボリックシミュレーションアルゴリズムの改善にある。

【0034】従来の方法における問題点を解決するために、本発明の目的は、スケジュールと、そのビヘイビア記述との等価性を証明する改善された方法を提供することである。本発明は、いかなるスケジュールにも制限されず、従来の技術の項で説明したいかなる最適化がなされたスケジュールでも使用可能である。なお、従来の技術の項で説明した最適化は単なる例示であり、本発明は、他の最適化技術を適用したスケジュールにも適用可能である。

【0035】ビヘイビアは、従来の任意の形式で指定することができる。これには、制御フローグラフ、データフローグラフあるいは制御/データフローグラフ (CD FG: control/data flow graph) 及びビヘイビア

(超) 状態マシンが含まれるが、これらには限定されない。ビヘイビア合成についての詳細は、D. Knapp, T. Ly, D. MacMillen, and R. Miller, "Behavioral synthes is methodology for HDL-based specification and validation", in Proc. Design Automation Conf., pp. 28-291, June 1995、を参照。

【0036】本発明は、ビヘイビア及びスケジュールにおけるプライマリ入力変数の間の対応が与えられていること、及び、出力変数間の対応と、出力変数が同一の値を有すると期待される時刻とが明確に指定されていることを仮定する。本発明は、複数のループ、ネストしたループ、及びデータ依存ループを含むビヘイビア及びスケジュールを処理する。

【0037】本発明の検証手続きの正確さ及び完全性を 保証するために設計及び合成のフローが満たすことが必 要とされる仮定は以下の通りである。

【0038】・ビヘイビア記述における演算は、スケジューリングプロセス中にアトミックエンティティとして扱われるもの(例えば、算術及び比較演算)と、分解または変換される可能性のあるもの(例えば、ブール演算)とに分けることができる。例えば、ワードあるいはビットベクタ演算(例えば加算)は、スケジューリングプロセス中には、そのゲートレベル実装に分解されない

ことがある。アトミック演算と非アトミック演算に演算を分けることは任意性を伴うことがあるが、検証手続きに与えられることが必要である。この情報は、本発明の検証技術の主要な構成要素である非解釈シンボリックシミュレーション手続きにより、どの演算を解釈しどの演算を非解釈のまま残すべきかを決定するために使用される。

【0039】・スケジューリングプロセスは、アトミック演算の解釈から導き出される知識を使用しない。例え 10 ば、算術及び比較演算がアトミックであると宣言される場合、スケジューリングは、スケジュールを最適化するために、これらの演算の機能についての知識を使用しない。比較演算は、分岐及びループ終了条件を決定するために使用されるものを含む。

【0040】・ビヘイビアにおける各ループごとに、スケジュールには少なくとも1つの対応するループがあり、スケジュールにおけるループの1回の実行は、ビヘイビアにおけるループの1回以上の実行に対応する。この性質を満たさないスケジュールは、検証手続きによっ20 てエラーありとしてフラグが立てられる。なお、この仮定は、ループ本体あるいは境界がビヘイビアとスケジュールとで同一であることを要求するものではない。むしろ、これは、ループ展開がビヘイビアからスケジュールへと実行されているだけであり、その逆ではないことを意味する。

【0041】上記の仮定はそれほど制限的ではない。その理由は、これらの仮定は、リストスケジューリング、強制的スケジューリング(force-directed scheduling)、パスに基づくスケジューリング、ループ指向スケジ ューリング(loop-directed scheduling)などのような周知のスケジューリングアルゴリズムを含む最も実際的なスケジューリング技術によって満たされるからである。これについては、

. D. D. Gajski, N. D. Dutt, A. C.-H. Wu, and S. Y.-L. Lin, High-levelSynthesis: Introduction to Chip and System Design, Kluwer Academic Publishers, Norwell, MA, 1992

・G. De Micheli, Synthesis and Optimization of Dig ital Circuits, McGraw-Hill, New York, NY, 1994 40 に示されている。

【 0 0 4 2 】本明細書では、代表的なスケジューリング 技術という用語は、上記の仮定を満たすスケジューリン グのアルゴリズムあるいはツールを表すために使用す る。

【0043】ループについて正当性をチェックする場合、本発明のアプローチはループ不変項を使用するものである。しかし、ループ停止の問題、すなわち、ループ本体の後のコードが実際に実行されるかどうかには特に対処しない。ある意味で、本発明では、すべてのn≥0 について、n回の反復後の停止を考え、すべての場合に

等価性をチェックする。本発明のアプローチのこの特徴 は強調しなければならない。すなわち、ループ本体のす べての反復回数に対する等価性がチェックされる。な お、算術演算を扱うために非解釈関数を使用するため、 解釈された値(これがスケジューラによって利用された かどうかにかかわらず)に依存する停止条件を考慮する ことはこのフレームワークでは不可能である。例えば、 ループが6回実行される場合に限りエラーが生じるが、 終了条件のために、ループは2回より多くは決して実行

ルスネガティブを報告することになる。その理由は、本 発明は、2回の実行後の停止のみならず、n=6を含む すべての回数nの後の停止を考慮するからである。ルー プ反復回数が一定の上限を有するような場合を早期停止 (early termination)という。

#### [0044]

【課題を解決するための手段】本発明の目的を達成する ため、回路のスケジューリングの正当性をチェックする 方法が提供される。回路に対するスケジュールは、ビヘ にあるときに非巡回スレッドの十分なセットを決定する ためにループ不変項を抽出するステップと、ループ不変 項を抽出するためにシンボリックシミュレーションを実 行するステップと、非巡回スレッドの等価性を証明する ステップとを有する。

【0045】好ましくは、ビヘイビア記述は、サイクル 境界の導入によって変換される。

【0046】好ましくは、ビヘイビア記述は、演算並べ 替えによって変換される。

【0047】好ましくは、ビヘイビア記述は、ループの 展開、巻付け、折畳み及びパイプライン化によって変換

【0048】好ましくは、ビヘイビア記述は、演算の投 機実行によって変換される。

【0049】本発明のもう1つの特徴によれば、回路の ビヘイビア記述に対して回路のスケジュールを検証する 方法が提供される。この方法は、前記スケジュールか ら、ループを含む可能性のある実行のスケジュールスレ ッドを選択するステップと、前記ビヘイビア記述から対 応するビヘイビアスレッドを識別するステップと、スケ 40 ジュールスレッドとビヘイビアスレッドの無条件等価性 を証明するステップと、実行のすべてのスレッドについ て繰り返すステップとを有する。

【0050】好ましくは、スケジュールは、スケジュー ル状態遷移グラフとして指定される。

【0051】好ましくは、ビヘイビアは、ビヘイビア状 態遷移グラフとして指定される。

【0052】好ましくは、前記証明するステップは、前 記スケジュールスレッドをスケジュール構造グラフに変 換するとともに前記ビヘイビアスレッドをビヘイビア構 50 る。前記方法は、スケジュールをスケジュール状態遷移

造グラフに変換するステップと、前記スケジュール構造 グラフと前記ビヘイビア構造グラフの等価性をチェック するステップとを有する。

28

【0053】本発明のもう1つの特徴によれば、回路の ビヘイビア記述に対して回路のスケジュールを検証する 方法が提供される。この方法は、スケジュールをスケジ ュール状態遷移グラフとして指定するステップと、回路 のビヘイビアをビヘイビア状態遷移グラフとして表現す るステップと、前記スケジュール状態遷移グラフから、 されないとする。この場合、本発明の手続きは、フォー 10 実行のスケジュールスレッドを選択するステップと、前 記ビヘイビア状態遷移グラフから、対応するビヘイビア スレッドを識別するステップと、前記スケジュールスレ ッドをスケジュール構造グラフに変換するとともに前記 ビヘイビアスレッドをビヘイビア構造グラフに変換する ステップと、前記スケジュール構造グラフと前記ビヘイ ビア構造グラフの等価性をチェックするステップと、実 行のすべてのスレッドについて繰り返すステップとを有

【0054】好ましくは、等価性チェックは、前記ビヘ イビア記述から得られる。この方法は、ループが回路内 20 イビア状態遷移グラフ内の各ノードが該ノードの推移フ ァンイン内のすべてのノードの後にのみ現れるように、 前記ビヘイビア構造グラフ内のすべてのノードを含む順 序セットarr1を作成するステップと、前記ビヘイビ ア構造グラフ内の各ノードが該ノードの推移ファンイン 内のすべてのノードの後にのみ現れるように、前記スケ ジュール構造グラフ内のすべてのノードを含む順序セッ トarr2を作成するステップと、arr1をたどり、 ビヘイビア構造グラフ内の基底変数を識別するステップ と、ビヘイビア構造グラフ内の非基底変数を基底変数で 30 表すステップと、スケジュール構造グラフ内の入力ノー ドに対する等価性リストを構成するステップと、arr 2をたどり、arr2内の各ノードを処理して、スケジ ュール構造グラフの入力からスケジュール構造グラフの 出力へ等価性リストを伝搬させるステップと、各等価性 リスト内のエントリは対 (u, c) であり、uはビヘイ ビア構造グラフ内の信号の識別子であり、cは等価性の 条件を表す二分決定ダイヤグラムであるとして、ビヘイ ビア構造グラフ内の対応する出力ノードで等価性が確定 したかどうか、及び、対応する条件cがarr2内のプ ライマリ出力ノードに対するトートロジーであるかどう かをチェックするステップと、arr2内のすべての出 カノードについて繰り返すステップと、すべての出力ノ ードが等価であることがわかった場合に等価性を見つけ たとするステップとを有するプロセスによって行われ る。

> 【0055】本発明のもう1つの特徴によれば、回路の スケジュールと該回路のビヘイビアとの間の等価性を検 証する方法が提供される。前記スケジュール及び前記ビ ヘイビアは、実行の巡回スレッドを有する可能性があ

グラフとして表現するステップと、ビヘイビアをビヘイ ビア状態遷移グラフとして表現するステップと、前記ス ケジュール状態遷移グラフ内の強連結成分を識別するス テップと、各強連結成分内の終了ノードを識別するステ ップと、前記スケジュール状態遷移グラフをつぶして、 前記強連結成分を通らないサブパスを併合するステップ と、以前に選択されていないパスを選択するステップ と、選択されたパスに対する構造RTL回路を取得する ステップと、選択されたパスを列挙するのに必要なすべ するための回路を構造RTL回路に追加するステップ と、パスシグナルを用いて、制約されたシンボリックシ ミュレーションを実行してビヘイビア状態遷移グラフ内 の対応するパスを識別し、該パスに対する構造RTL回 路を取得するステップと、選択されたパスにおいて、以 前に選択されていない強連結成分を選択するステップ と、選択されたパス内の選択された強連結成分に対する 不変項を、対応セットのリストとして抽出するステップ と、対応セットのリストから1つの対応セットを選択す るステップと、選択された対応セットが、前のシンボリ ックシミュレーションの強連結成分カットにおいて得ら れる変数対応より小さい場合に、シンボリックシミュレ ーションを再実行するステップと、対応セットのリスト 内の各対応セットについて以上のステップを繰り返すス テップと、出力等価性条件が、パス条件以外の条件付き であるかどうかをテストするステップと、前記出力等価 性が条件付きである場合に非等価性を報告してこの方法 を終了するステップと、選択されたパス内のすべての強 連結成分について以上のステップを繰り返すステップ と、終了点が高々3度現れるようにルートからシンクへ のすべてのパスについて以上のステップを繰り返すステ ップとを有する。

【0056】好ましくは、制約されないシンボリックシ ミュレーションが、ビヘイビア状態遷移グラフの始状態 を許容パスリストに割り当てるステップと、許容パスリ スト内で以前に訪れていない状態を選択するステップ と、ビヘイビア構造RTLを生成するステップと、非解 釈シンボリックシミュレーションを実行して、スケジュ ール構造RTL及びビヘイビア構造RTL内の対応する 信号を識別するステップと、遷移条件とパスシグナルの 論理積がゼロでない場合に、状態 Siの新しいコピーを 許容パスに追加するステップと、SiからSjへの各出遷 移ごとに前記追加するステップを繰り返すステップと、 許容パス内に残る訪れていない状態のみが終状態のイン スタンスとなるまで、すべての訪れていない状態につい て繰り返すステップとを有するプロセスを用いて実行さ れる。

【0057】好ましくは、不変項は、各ループごとに、 各カットが前記ループの各実行の境界における変数値を 表すような、スケジュール内のパスの構造RTL回路内

の3個のカットを識別するステップと、ビヘイビアにお けるパスの構造RTL回路内の対応するカットを識別し て、第1と第2のカットの間のサブ回路と、第2と第3 のカットの間のサブ回路が同型であることをチェックす るステップと、スケジュール及びビヘイビアのRTL回 路における対応するカットの各対における変数どうしの 間の等価関係を識別するステップと、最後のカットと最 後の前のカットとの間の等価関係が同一であるかどうか をチェックするステップと、前記関係が同一でなく、か ての状態遷移決定をカプセル化するパスシグナルを生成 10 つ、最後のカットにおける等価関係が、最後の前のカッ トにおける等価関係のサブセットである場合、最後の前 のカットにおける等価関係を破棄し、1つ以上のループ 実行について2つのRTL回路を展開して、繰り返すス テップと、前記関係が同一でなく、かつ、最後のカット における等価関係が、最後の前のカットにおける等価関 係のサブセットでない場合、最後の前のカットにおける 等価関係を、等価関係セットの集合に追加し、1つ以上 のループ実行について2つのRTL回路を展開して、繰 り返すステップと、前記関係が同一である場合、最後の 20 カットにおける等価関係を、等価関係セットの集合に追 加するステップと、等価関係セットの集合内で、他のエ ントリのスーパーセットであるすべてのエントリを削除 するステップと、等価関係セットの最終集合を、不変項 の所望の集合として指定するステップとを有するプロセ スを用いて、ループから抽出される。

30

【0058】本発明のもう1つの特徴によれば、回路の スケジューリングの正当性をチェックするシステムが提 供される。回路に対するスケジュールは、ビヘイビア記 述から得られる。このシステムは、ループが存在すると きに非巡回スレッドの十分なセットを決定するループ不 変項抽出器と、前記ループ不変項を抽出するシンボリッ クシミュレータと、非巡回スレッドの等価性を証明する 等価性証明器とを有する。

【0059】好ましくは、前記ビヘイビア記述は、サイ クル境界の導入によって変換される。

【0060】好ましくは、前記ビヘイビア記述は、演算 並べ替えによって変換される。

【0061】好ましくは、前記ビヘイビア記述は、ルー プの展開、巻付け、折畳み及びパイプライン化によって 変換される。

【0062】好ましくは、前記ビヘイビア記述は、演算 の投機実行によって変換される。

【0063】本発明のもう1つの特徴によれば、回路の ビヘイビア記述に対して回路のスケジュールを検証する システムが提供される。このシステムは、スケジュール をスケジュール状態遷移グラフとして指定するスケジュ ール状態遷移グラフジェネレータと、回路のビヘイビア をビヘイビア状態遷移グラフとして指定するビヘイビア 状態遷移グラフジェネレータと、前記スケジュール状態 50 遷移グラフから、実行のスケジュールスレッドを選択す

るスケジュールスレッドセレクタと、前記ビヘイビア状態遷移グラフから、対応するビヘイビアスレッドを選択するビヘイビアスレッドを選択するビヘイビアスレッドをレクタと、前記スケジュールスレッドをスケジュール構造グラフに変換するとともに前記ビヘイビアスレッドをビヘイビア構造グラフに変換するコンバータと、前記スケジュール構造グラフと前記ビヘイビア構造グラフの等価性をチェックする等価性チェッカとを有する。

【0064】本発明のもう1つの特徴によれば、回路のスケジューリングの正当性をチェックするための、プロセッサ及びメモリを有するコンピュータシステムが提供される。回路に対するスケジュールは、ビヘイビア記述から得られる。前記メモリは、前記コンピュータシステムが前記チェックを実行することを可能にする命令を含み、該命令は、ループが存在するときに非巡回スレッドの十分なセットを決定するためにループ不変項を抽出する命令と、ループ不変項を抽出するためのシンボリックシミュレーションの命令と、非巡回スレッドの等価性を証明する命令とを含む。

【0065】好ましくは、前記ビヘイビア記述は、サイクル境界の導入によって変換される。

【0066】好ましくは、前記ビヘイビア記述は、演算 並べ替えによって変換される。

【0067】好ましくは、前記ビヘイビア記述は、ループの展開、巻付け、折畳み及びパイプライン化によって変換される。

【0068】好ましくは、前記ビヘイビア記述は、演算の投機実行によって変換される。

【0069】本発明のもう1つの特徴によれば、回路の ビヘイビア記述に対して回路のスケジュールを検証する ための、プロセッサ及びメモリを有するコンピュータシ ステムが提供される。前記メモリは、前記コンピュータ システムが前記検証を実行することを可能にする命令を 含み、該命令は、スケジュールをスケジュール状態遷移 グラフとして指定する命令と、回路のビヘイビアをビヘ イビア状態遷移グラフとして表現する命令と、前記スケ ジュール状態遷移グラフから、実行のスケジュールスレ ッドを選択する命令と、前記ビヘイビア状態遷移グラフ から、対応するビヘイビアスレッドを選択する命令と、 前記スケジュールスレッドをスケジュール構造グラフに 40 変換するとともに前記ビヘイビアスレッドをビヘイビア 構造グラフに変換する命令と、前記スケジュール構造グ ラフと前記ビヘイビア構造グラフの等価性をチェックす る命令と、実行のすべてのスレッドについて繰り返す命 令とを含む。

【0070】本発明のもう1つの特徴によれば、回路の ビヘイビア記述に対して回路のスケジュールを検証する ための、プロセッサ及びメモリを有するコンピュータシ ステムが提供される。前記メモリは、前記コンピュータ システムが、スケジュールをスケジュール状態遷移グラ フとして指定するステップと、回路のビヘイビアをビヘイビア状態遷移グラフとして表現するステップと、前記スケジュール状態遷移グラフから、実行のスケジュールスレッドを選択するステップと、前記ビヘイビア状態遷移グラフから、対応するビヘイビアスレッドを識別するステップと、前記スケジュールスレッドをスケジュール構造グラフに変換するとともに前記ビヘイビアスレッドをビヘイビア構造グラフに変換するステップと、前記スケジュール構造グラフと変換するステップと、前記スケジュール構造グラフと前記ビヘイビア構造グラフの等10 価性をチェックするステップと、実行のすべてのスレッドについて繰り返すステップとを実行することを可能にする命令を含む。

32

【0071】好ましくは、前記命令は、前記コンピュー タシステムが、前記ビヘイビア状態遷移グラフ内の各ノ ードが該ノードの推移ファンイン内のすべてのノードの 後にのみ現れるように、前記ビヘイビア構造グラフ内の すべてのノードを含む順序セットarrlを作成するス テップと、前記ビヘイビア構造グラフ内の各ノードが該 ノードの推移ファンイン内のすべてのノードの後にのみ 20 現れるように、前記スケジュール構造グラフ内のすべて のノードを含む順序セットarr2を作成するステップ と、arrlをたどり、ビヘイビア構造グラフ内の基底 変数を識別するステップと、ビヘイビア構造グラフ内の 非基底変数を基底変数で表すステップと、スケジュール 構造グラフ内の入力ノードに対する等価性リストを構成 するステップと、arr2をたどり、arr2内の各ノ ードを処理して、スケジュール構造グラフの入力からス ケジュール構造グラフの出力へ等価性リストを伝搬させ るステップと、各等価性リスト内のエントリは対(u, 30 c) であり、uはビヘイビア構造グラフ内の信号の識別 子であり、cは等価性の条件を表す二分決定ダイヤグラ ムであるとして、ビヘイビア構造グラフ内の対応する出 カノードで等価性が確定したかどうか、及び、対応する 条件cがarr2内のプライマリ出力ノードに対するト ートロジーであるかどうかをチェックするステップと、 arr2内のすべての出力ノードについて繰り返すステ ップと、すべての出力ノードが等価であることがわかっ た場合に等価性を見つけたとするステップとを実行する ことを可能にする命令をさらに含む。

40 【0072】本発明のもう1つの特徴によれば、回路のスケジュールと該回路のビヘイビアとの間の等価性を検証するための、プロセッサ及びメモリを有するコンピュータシステムが提供される。前記スケジュール及び前記ビヘイビアは、実行の巡回スレッドを有する可能性がある。前記メモリは、前記コンピュータシステムが、スケジュールをスケジュール状態遷移グラフとして表現するステップと、ビヘイビアをビヘイビア状態遷移グラフとして表現するステップと、前記スケジュール状態遷移グラフ内の強連結成分を識別するステップと、前記スケジュ

34

ール状態遷移グラフをつぶして、前記強連結成分を通ら ないサブパスを併合するステップと、以前に選択されて いないパスを選択するステップと、選択されたパスに対 する構造RTL回路を取得するステップと、選択された パスを列挙するのに必要なすべての状態遷移決定をカプ セル化するパスシグナルを生成するための回路を構造R TL回路に追加するステップと、パスシグナルを用い て、制約されたシンボリックシミュレーションを実行し てビヘイビア状態遷移グラフ内の対応するパスを識別す るステップと、選択されたパスにおいて、以前に選択さ れていない強連結成分を選択するステップと、選択され たパス内の選択された強連結成分に対する不変項を、対 応セットのリストとして抽出するステップと、対応セッ トのリストから1つの対応セットを選択するステップ と、選択された対応セットが、前のシンボリックシミュ レーションの強連結成分カットにおいて得られる変数対 応より小さい場合に、シンボリックシミュレーションを 再実行するステップと、対応セットのリスト内の各対応 セットについて以上のステップを繰り返すステップと、 出力等価性条件が、非等価性を報告するパス条件以外の 条件付きであるかどうかをテストし、前記出力等価性が 条件付きである場合にこの検証を終了するステップと、 選択されたパス内のすべての強連結成分について以上の ステップを繰り返すステップと、終了点が高々3度現れ るようにルートからシンクへのすべてのパスについて以 上のステップを繰り返すステップとを用いて前記検証を

【0073】好ましくは、前記命令は、前記コンピュータシステムが、ビヘイビア状態遷移グラフの始状態を許容パスリストに割り当てるステップと、許容パスリストに割り当てるステップと、許容パスリストに割り当てるステップと、非解釈シーへイビア構造RTLを生成するステップと、非解釈シーボリックシミュレーションを実行して、スケジュール構造RTL及びビヘイビア構造RTL内の対応する信号を識別するステップと、遷移条件とパスシグナルの論理をがゼロでない場合に、状態 $S_j$ の新しいコピーを許容パスに追加するステップと、 $S_i$ から $S_j$ への各出遷移ごとに前記追加するステップと、 $S_i$ から $S_j$ への各出遷移ごとに前記追加するステップと、 $S_i$ から $S_j$ への各出遷移でススに追加するステップと、 $S_i$ から $S_j$ への各出遷移でいるに残る訪れていない状態のみが終状態のインスタンスとなるまで、すべての訪れていない状態について繰り返すステップとを実行することを可能にする命令をさらに含む。

実行することを可能にする。

【0074】好ましくは、前記命令は、前記コンピュータシステムが、各ループごとに、各カットが前記ループの各実行の境界における変数値を表すような、スケジュール内のパスの構造RTL回路内の3個のカットを識別するステップと、ビヘイビアにおけるパスの構造RTL回路内の対応するカットを識別して、第1と第2のカットの間のサブ回路と、第2と第3のカットの間のサブ回路が同型であることをチェックするステップと、スケジ

ュール及びビヘイビアのRTL回路における対応するカ ットの各対における変数どうしの間の等価関係を識別す るステップと、最後のカットと最後の前のカットとの間 の等価関係が同一であるかどうかをチェックするステッ プと、前記関係が同一でなく、かつ、最後のカットにお ける等価関係が、最後の前のカットにおける等価関係の サブセットである場合、最後の前のカットにおける等価 関係を破棄し、1つ以上のループ実行について2つのR TL回路を展開して、繰り返すステップと、前記関係が 10 同一でなく、かつ、最後のカットにおける等価関係が、 最後の前のカットにおける等価関係のサブセットでない 場合、最後の前のカットにおける等価関係を、等価関係 セットの集合に追加し、1つ以上のループ実行について 2つのRTL回路を展開して、繰り返すステップと、前 記関係が同一である場合、最後のカットにおける等価関 係を、等価関係セットの集合に追加するステップと、等 価関係セットの集合内で、他のエントリのスーパーセッ トであるすべてのエントリを削除するステップと、等価 関係セットの最終集合を、不変項の所望の集合として指 20 定するステップとを実行することを可能にする命令をさ らに含む。

【0075】本発明のもう1つの特徴によれば、コンピュータが回路のスケジューリングの正当性をチェックすることを可能にするコンピュータコードを含むコンピュータ可読媒体を有するコンピュータプログラム製品が提供される。回路に対するスケジュールは、ビヘイビア記述から得られる。前記コンピュータコードは、ループが存在するときに非巡回スレッドの十分なセットを決定するためにループ不変項を抽出するコンピュータコードと、ループ不変項を抽出するためのシンボリックシミュレーションのコンピュータコードと、非巡回スレッドの等価性を証明するコンピュータコードとを含む。

【0076】好ましくは、前記ビヘイビア記述は、サイクル境界の導入によって変換される。

【0077】好ましくは、前記ビヘイビア記述は、演算 並べ替えによって変換される。

【0078】好ましくは、前記ビヘイビア記述は、ループの展開、巻付け、折畳み及びパイプライン化によって変換される。.

10 【0079】好ましくは、前記ビヘイビア記述は、演算の投機実行によって変換される。

【0080】本発明のもう1つの特徴によれば、コンピュータが回路のビヘイビア記述に対して回路のスケジュールを検証することを可能にするコンピュータコードを含むコンピュータ可読媒体を有するコンピュータプログラム製品が提供される。前記コンピュータコードは、前記コンピュータが、スケジュールをスケジュール状態遷移グラフとして指定することを可能にするスケジュール状態遷移グラフジェネレータコードと、前記コンピュータが、回路のビヘイビアをビヘイビア状態遷移グラフと

して指定することを可能にするビヘイビア状態遷移グラ フジェネレータコードと、前記コンピュータが、前記ス ケジュール状態遷移グラフから、実行のスケジュールス レッドを選択することを可能にするスケジュールスレッ ドセレクタコードと、前記コンピュータが、前記ビヘイ ビア状態遷移グラフから、対応するビヘイビアスレッド を選択することを可能にするビヘイビアスレッドセレク タコードと、前記コンピュータが、前記スケジュールス レッドをスケジュール構造グラフに変換するとともに前 記ビヘイビアスレッドをビヘイビア構造グラフに変換す ることを可能にするコンバータコードと、前記コンピュ

ータが、前記スケジュール構造グラフと前記ビヘイビア

構造グラフの等価性をチェックすることを可能にする等

価性チェッカコードとを含む。

35

【0081】本発明のもう1つの特徴によれば、コンピ ュータが回路のビヘイビア記述に対して回路のスケジュ ールを検証することを可能にするコンピュータコードを 含むコンピュータ可読媒体を有するコンピュータプログ ラム製品が提供される。前記コンピュータコードは、前 記コンピュータが、スケジュールをスケジュール状態遷 移グラフとして指定するステップと、回路のビヘイビア をビヘイビア状態遷移グラフとして表現するステップ と、前記スケジュール状態遷移グラフから、実行のスケ ジュールスレッドを選択するステップと、前記ビヘイビ ア状態遷移グラフから、対応するビヘイビアスレッドを 識別するステップと、前記スケジュールスレッドをスケ ジュール構造グラフに変換するとともに前記ビヘイビア スレッドをビヘイビア構造グラフに変換するステップ と、前記スケジュール構造グラフと前記ビヘイビア構造 グラフの等価性をチェックするステップと、実行のすべ てのスレッドについて繰り返すステップとを実行するこ とを可能にする。

【0082】好ましくは、前記コンピュータコードは、 前記コンピュータが、前記ビヘイビア状態遷移グラフ内 の各ノードが該ノードの推移ファンイン内のすべてのノ ードの後にのみ現れるように、前記ビヘイビア構造グラ フ内のすべてのノードを含む順序セットarrlを作成 するステップと、前記ビヘイビア構造グラフ内の各ノー ドが該ノードの推移ファンイン内のすべてのノードの後 にのみ現れるように、前記スケジュール構造グラフ内の すべてのノードを含む順序セットarr2を作成するス テップと、arr1をたどり、ビヘイビア構造グラフ内 の基底変数を識別するステップと、ビヘイビア構造グラ フ内の非基底変数を基底変数で表すステップと、スケジ ュール構造グラフ内の入力ノードに対する等価性リスト を構成するステップと、arr2をたどり、arr2内 の各ノードを処理して、スケジュール構造グラフの入力 からスケジュール構造グラフの出力へ等価性リストを伝 搬させるステップと、各等価性リスト内のエントリは対 (u, c)であり、uはビヘイビア構造グラフ内の信号

の識別子であり、cは等価性の条件を表す二分決定ダイ ヤグラムであるとして、ビヘイビア構造グラフ内の対応 する出力ノードで等価性が確定したかどうか、及び、対 応する条件 c が a r r 2 内のプライマリ出力ノードに対 するトートロジーであるかどうかをチェックするステッ プと、arr2内のすべての出力ノードについて繰り返 すステップと、すべての出力ノードが等価であることが わかった場合に等価性を見つけたとするステップとを実 行することを可能にする。

【0083】本発明のもう1つの特徴によれば、コンピ ュータが回路のスケジュールと該回路のビヘイビアとの 間の等価性を検証することを可能にするコンピュータコ ードを含むコンピュータ可読媒体を有するコンピュータ プログラム製品が提供される。前記スケジュール及び前 記ビヘイビアは、実行の巡回スレッドを有する可能性が ある。前記コンピュータコードは、前記コンピュータ が、スケジュールをスケジュール状態遷移グラフとして 表現するステップと、ビヘイビアをビヘイビア状態遷移 グラフとして表現するステップと、前記スケジュール状 20 態遷移グラフ内の強連結成分を識別するステップと、各 強連結成分内の終了ノードを識別するステップと、前記 スケジュール状態遷移グラフをつぶして、前記強連結成 分を通らないサブパスを併合するステップと、以前に選 択されていないパスを選択するステップと、選択された パスに対する構造RTL回路を取得するステップと、選 択されたパスを列挙するのに必要なすべての状態遷移決 定をカプセル化するパスシグナルを生成するための回路 を構造RTL回路に追加するステップと、パスシグナル を用いて、制約されたシンボリックシミュレーションを 30 実行してビヘイビア状態遷移グラフ内の対応するパスを 識別し、該パスに対する構造RTL回路を取得するステ ップと、選択されたパスにおいて、以前に選択されてい ない強連結成分を選択するステップと、選択されたパス 内の選択された強連結成分に対する不変項を、対応セッ トのリストとして抽出するステップと、対応セットのリ ストから1つの対応セットを選択するステップと、選択 された対応セットが、前のシンボリックシミュレーショ ンの強連結成分カットにおいて得られる変数対応より小 さい場合に、シンボリックシミュレーションを再実行す 40 るステップと、対応セットのリスト内の各対応セットに ついて以上のステップを繰り返すステップと、出力等価 性条件が、パス条件以外の条件付きであるかどうかをテ ストするステップと、前記出力等価性が条件付きである 場合に非等価性を報告してこの方法を終了するステップ と、選択されたパス内のすべての強連結成分について以 上のステップを繰り返すステップと、終了点が高々3度 現れるようにルートからシンクへのすべてのパスについ て以上のステップを繰り返すステップとを実行すること を可能にする。

【0084】好ましくは、前記コンピュータコードは、

前記コンピュータが、ビヘイビア状態遷移グラフの始状態を許容パスリストに割り当てるステップと、許容パスリスト内で以前に訪れていない状態を選択するステップと、共和 状心ンボリックシミュレーションを実行して、スケジュール構造RTL及びビヘイビア構造RTL内の対応する信号を識別するステップと、遷移条件とパスシグナルの 信号を識別するステップと、 選移条件とパスシグナルの 論理積がゼロでない場合に、状態 Sjの新しいコピーを 許容パスに追加するステップと、 Siから Sjへの各出遷 移ごとに前記追加するステップを繰り返すステップと、許容パス内に残る訪れていない状態のみが終状態のインスタンスとなるまで、すべての訪れていない状態について繰り返すステップとを用いて、制約されないシンボリックシミュレーションを実行することを可能にする。

【0085】好ましくは、前記コンピュータコードは、 前記コンピュータが、各ループごとに、各カットが前記 ループの各実行の境界における変数値を表すような、ス ケジュール内のパスの構造RTL回路内の3個のカット を識別するステップと、ビヘイビアにおけるパスの構造 RTL回路内の対応するカットを識別して、第1と第2 のカットの間のサブ回路と、第2と第3のカットの間の サブ回路が同型であることをチェックするステップと、 スケジュール及びビヘイビアのRTL回路における対応 するカットの各対における変数どうしの間の等価関係を 識別するステップと、最後のカットと最後の前のカット との間の等価関係が同一であるかどうかをチェックする ステップと、前記関係が同一でなく、かつ、最後のカッ トにおける等価関係が、最後の前のカットにおける等価 関係のサブセットである場合、最後の前のカットにおけ る等価関係を破棄し、1つ以上のループ実行について2 つのRTL回路を展開して、繰り返すステップと、前記 関係が同一でなく、かつ、最後のカットにおける等価関 係が、最後の前のカットにおける等価関係のサブセット でない場合、最後の前のカットにおける等価関係を、等 価関係セットの集合に追加し、1つ以上のループ実行に ついて2つのRTL回路を展開して、繰り返すステップ と、前記関係が同一である場合、最後のカットにおける 等価関係を、等価関係セットの集合に追加するステップ と、等価関係セットの集合内で、他のエントリのスーパ ーセットであるすべてのエントリを削除するステップ と、等価関係セットの最終集合を、不変項の所望の集合 として指定するステップとを用いて不変項を抽出するこ とを可能にする。

#### [0086]

#### 【発明の実施の形態】 [4. 好ましい実施形態]

[4.1 非巡回の場合の非解釈関数によるシンボリックシミュレーション] このサブセクション (4.1) では、有限長の非巡回スレッドを有するスケジュールの場合に、ビヘイビア記述に対してスケジュールを検証する際の、非解釈シンボリックシミュレーションアルゴリズ

ムの好ましい実施例について説明する。このサブセクションで提示されるすべての説明では、スケジュール及び ビヘイビアにおける有限長の非巡回スレッドのみを比較 する。

【0087】次のサブセクション(4.2)では、ループを含むスレッドを比較するという一般的な場合を扱う検証手続きの好ましい実施例について説明する。

【0088】4.1.1 スケジュールの表現 この好ましい実施例では、スケジュールは、スケジュー 10 ル状態遷移グラフ(スケジュールSTG:Schedule Sta te Transition Graph) の形で指定される。スケジュー ルSTGは、拡張有限状態マシン(EFSM:Extended Finite StateMachine) やビヘイビア有限状態マシン (BFSM: Behavioral Finite State Machine) 表現 によく似ている。EFSMについて詳細には、K. T. Ch eng and A.S. Krishnakumar, "Automatic functional t est generation using the extended finite state mac hine model", in Proc. Design Automation Conf., Jun e 1993、を参照。BFSM表現について詳細には、0. L akshminarayana, A. Raghunathan, and N. K. Jha, "In corporating speculative execution into scheduling for control-flow intensive behaviors", in Proc. De sign Automation Conf., pp. 108-113, June 1998、を参 照。FSM表現について詳細には、W. Wolf, A. Takach, C. Huang, and R. Mano, "The Princeton University behavioral synthesis system", in Proc. Design Auto mation Conf., pp. 182-187, June 1992、を参照。スケ ジュールSTGは、機能RTLコードが各状態に埋め込 まれた、状態遷移グラフからなる。

30 【0089】 STGの状態 $S_i$ 内に埋め込まれたコードは、 $S_i$ で実行されることが必要なデータパス演算を指定するとともに、 $S_i$ からのそれぞれの出状態遷移に対する遷移条件を計算する。状態遷移グラフの状態内に埋め込まれたコードは、変数V、演算O、及びクロックにより定義することができる。クロックは、変数の値の更新を支配する。

【0090】変数は、V=(PI,PO,R,T)のように4つのセットに分けられる。PIはプライマリ入力のセットであり、POはプライマリ出力のセットであり、POはプライマリ出力のセットであり、POはプライマリ出力のセットであり、POは POは POは

れのこのようなgoto文の実行条件は、対応する状態遷移 条件を表す。

【0091】スケジュールは、明確に定義された始状態 及び終状態を有すると仮定する。スケジュールの実行 は、始状態で開始し、終状態で終了する。なお、複数の 可能な終状態がある場合は、スケジュールのすべての終 状態から入ってくる弧を有するダミー状態をスケジュー ルに追加し、このダミー状態のみを終状態と見なすこと によって、単純な場合に帰着される。

【0092】4.1.2 ビヘイビアの表現

さまざまなハイレベル合成ツールが、制御フローグラフ (CFG: control flow graph)、データフローグラフ (DFG: data flow graph) 、制御/データフローグ ラフ (CDFG)、及びビヘイビア有限状態マシン (B FSM)を含むビヘイビア記述に対するさまざまな表現 を使用している。本発明は、スケジュール表現の特定の 方法に制限されない。これら及びその他のうちのいずれ の表現も、検証手続きのために使用可能である。説明の 簡単化及び一貫性のために、好ましい実施例は、ビヘイ

【0093】このため、好ましい実施例では、ビヘイビ アはビヘイビア状態遷移グラフ (ビヘイビアSTG) と して表現される。ビヘイビアSTGは、ビヘイビアから 直接に導出されることを除いては、上記のスケジュール STGと類似している。ループを含まないビヘイビアの 部分は、単一の状態にまとめられる。従って、非巡回ビ ヘイビアは、ただ1つの状態を有するビヘイビアSTG に翻訳することができる。このようにビヘイビア及びス ケジュールに対する一貫したデータ構造を有することに より、等価性チェックの問題は、スケジュールSTGと ビヘイビアSTGの等価性を証明することに帰着する。

【0094】・ビヘイビアSTG (BSTG) 及びスケ ジュールSTG(SSTG)。

・BSTGとSSTGにおけるプライマリ入力変数どう しの間の対応。

が与えられた場合、目標は、対応する出力変数において BSTG及びSSTGによって生成される値が等しいこ とを証明することである。

【0095】前述のように、この好ましい実施例では、 焦点は、BSTG及びSSTGにおける実行の個々のス レッドどうしの間の等価性を証明するという制限された 問題にある。SSTG(あるいはBSTG)における実 行のスレッドとは、始状態に始まり終状態に終わる状態 遷移グラフにおける有限長のパスのことである。なお、 パスが単純であることは要求されない。すなわち、パス は、状態遷移グラフ内のサイクルを一定有限回通ること も可能である。

【0096】SSTG(あるいはBSTG)における実 行のスレッドが与えられると、その中で実行される計算 は、構造グラフに変換される。

【0097】定義1(構造グラフ):構造グラフとは、 有向グラフG=(V, A)であって、頂点のセットVは 演算を実行するハードウェアコンポーネントを表し、辺 のセットはコンポーネントの構造連結性を表すものであ る。頂点∈∨は、型属性を有し、これは以下の値をとり うる。

40

- ・IN(プライマリ入力変数と、レジスタ変数の現サイ クル値とを表す)
- 10 ・OUT (プライマリ出力変数と、レジスタ変数の次サ イクル値とを表す)
  - ・OP(算術演算及び比較演算を含む、アトミックなワ ードレベル演算を表す)
  - ・LOGIC (制御またはランダム論理を表す)

構造グラフ内の辺にはそのビット幅が標記(annotate)さ れる。

【0098】計算のセットから構造グラフを構成するプ ロセスは、ハードウェア記述言語(HDL: Hardware D ビア及びスケジュールを表すために同じデータ構造を使 20 escription Language) からハードウェア構造を推論す ることと類似している。IN及びOUTノードは、プラ イマリ入出力変数、定数値、及び、レジスタ変数の現サ イクル及び次サイクルの値を表すように生成される。O Pノードは、ワードレベル計算及び条件演算(例えば、 比較演算、case演算など)に関連する代入演算に対応し て生成される。単一ビットまたはビットベクタに対する ブール演算の使用により、構造グラフ内のLOGICノ ードが生成される。MUXノードは、相異なる代入文 が、相異なる条件下で同じ変数に代入を行うときに構成 30 される。これらの条件に対応するOPまたはLOGIC ノードの出力は、与えられたクロックサイクルにおいて 実行される代入を決定するために、MUXノードへの選 択(セレクト)入力として使用される。

> 【0099】SSTG内の実行のスレッドTと、等価で あることを証明することが要求されるBSTG内の対応 する実行のスレッドT'とが与えられると、各スレッド に沿って実行される計算はまず構造グラフに変換され る。こうして、問題は、2つの構造グラフSSGTとB SGTの等価性を証明することに帰着する。

- 【0100】このセクションの残りの部分では、以下の 性質を利用した、構造グラフの等価性チェックのための アルゴリズムの好ましい実施例について説明する。
  - ・ビヘイビア記述からスケジュールを生成するときにO Pノードのアトミック性は保存される。
  - ・算術変換(例えば、分配則や、乗算をシフトと加算で 置き換えることなど)は実行されないということ。

【0101】定義2(条件付き等価性):SSGT内の 信号vがBSGT 内の信号u1, u2, ..., unに条件付 き等価であるとは、対応する条件 $c_1$ ,  $c_2$ , ..., c

- *50* n (条件とは、BSGτ'あるいはSSGτ内の入力変数へ

の値代入の空でないセットをを表す)であって、条件  $c_k$ の下で、 $SSG_T$ 内の信号 v における値が、 $BSG_T$  内の信号  $u_k$ における値と等しいことが保証されるような条件  $c_1$ ,  $c_2$ , ...,  $c_n$ が存在する場合をいう。条件付き等価関係を表すために、記法

#### 【数1】

$$V \cong \{(u_1,c_1),\ldots,(u_n,c_n)\}$$

を用いる。

【0102】BDDは、条件付き等価関係に関連する条件を表すために使用される。一般に、条件自体は、入力変数で表すことも可能であり、また、さまざまな算術及び条件演算の結果を含むことも可能である。しかし、条件は、INノードに加えて、OP及びMUXノードの出力で(これらをまとめて、「基底変数で」という)表現される。実際、BDDは、制御論理に対してのみ構成される。これは、POに送られる次状態論理R<sub>state</sub>-nextと、MUXノードを通るどのパスがセンシタイズされているかあるいはマルチファンクションFUがどのように設定されているかを決定する論理とを含む。

【0103】  $BSG_{T'}$  と $SSG_{T}$ を比較するアルゴリズムの好ましい実施例の擬似コードを図4に示す。アルゴリズムは、 $SSG_{T}$ と $BSG_{T'}$ のIN ノードどうしの間の等価関係からはじまる。このアルゴリズムは、PO ノードに到達するまで $SSG_{T}$ 内の中間信号を通って条件付き等価関係を生成し伝搬させ、 $SSG_{T}$ 及び $BSG_{T'}$ における出力信号どうしの間の無条件等価性をチェックする

【0104】まず、順序セットArrl(Arr2)を、BSG T' (SSGT) 内のすべてのノードを含むように構成す る。後方深さ優先探索走査を用いて、各ノードは、その 推移ファンイン(transitive fanin)内のすべてのノード の後にのみ現れるようにされる。次に、BSG<sub>T</sub>,内の基 底変数を、PI、OP、及びMUXノードの出力として 識別する。次に、Arrlを通る走査を実行し、基底変数に 対応しない出力を有する各ノード(すなわち、各LOG ICノード)について、そのノードの出力に対するBD Dを、その入力におけるBDDに関して取得する。各S SGTノードは、その出力と、BSGT 内の信号との間 の条件付き等価関係を表す等価性リストに関連づけられ る。等価性リスト内のエントリは対(u, c)である。 ただし、uはBSGT'信号の識別子であり、cは、等価 性のための条件を表すBDDである。BSGT とSSGTの入力どうしの間の対応を用いて、SSGT内のINノ ードに対する等価性リストを生成する。次に、Arr2を走 査し、各ノードを、その入力から出力へ等価性リストを 伝搬させるように処理する。OP、LOGIC、及びM UXノードを通って等価性リストを伝搬させる技術につ いては後述する。SSGTのPOノードに到達すると、

アルゴリズムは、BSGT 内の対応するOUT ノードで等価性が確定しているか、及び、対応する条件がトートロジーであるかどうかをチェックする。そうでない場合、アルゴリズムは、SSGT と BSGT は等価でないと報告する。SSGT の OUT ノードに対して無条件等価性が得られた場合に限り、アルゴリズムは、SSGT と BSGT が等価であると宣言する。

42

【0105】等価関係は、OPノードを通って以下のよ うに伝搬する。SSGT内のOPノードvと、同じ演算 10 を実行するBSGT 内のOPノードuで、vの入力がu の対応する入力と条件付き等価関係を有するようなもの が存在する。このような場合、vとuの出力は、対応す る入力の等価条件の論理積と等価である。LOGICノ ードに遭遇した場合、等価性リストをその出力に伝搬さ せるのではなく、BSGT内の基底変数の関数としてそ の出力を表すようにBDDを構成する。これを行う理由 は、LOGICノードはスケジュールにおいて変換また は導入されることがあるため、SSGTとBSGT の等 価性を証明するためには解釈される必要があるからであ 20 る。2入力MUXノードの1(0)データ入力からその 出力へ等価性リストを伝搬させることは、選択(セレク ト) 信号に対するBDDを取得し、それ(その補数) と、データ入力の等価性リスト内のすべての条件との論 理積をとることによって、行われる。

【0106】 [4.2 一般的な場合のスケジュール検 証アルゴリズム]このサブセクションでは、一般的な場 合のアルゴリズムの好ましい実施例について説明する。 このアルゴリズムのタスクは、スケジュール及びビヘイ ビアの出力間の無条件等価性を確定することである。S 30 TGが非巡回 (無閉路) であれば、セクション4.1の シンボリックシミュレーションに基づく等価性チェッカ で十分である。フィードバック(ループ)が存在する場 合、等価性チェックアルゴリズムが有用であるために は、ループが完了するまで反復せずに2つの記述の等価 性を検証することが必要である。ループを扱うため、ア ルゴリズムは、ループ不変項を抽出する。不変項は、ル ープ終了点におけるスケジュールとビヘイビアの間の変 数対応である。不変項抽出は、等価性の証明を生成する ためにループを完了まで反復することを不要にする自動 40 帰納法に基づく。すべてのループ不変項が抽出されない 場合、等価性チェッカはフォールスネガティブを返す可 能性が高い。等価性チェックアルゴリズムは、スケジュ ーリングが前に定義した意味で代表的である場合、すべ てのループ不変項を検出し、真の否定及び肯定を返すこ とを保証する。このアルゴリズムは、誤った肯定を返す ことがないという意味で安全である。本発明の検証アル ゴリズムについて説明するための例を提示し、その後で その詳細について説明する。

#### 【0107】4.2.1 具体例

50 アルゴリズムは、入力として、ビヘイビア及びスケジュ

ールの状態遷移グラフ (STG) 表現(それぞれBST G及びSSTG)をとる。STGに加えて、プライマリ 入力及び出力の対応のリストも、アルゴリズムに入力と して提供される。アルゴリズムは、SSTG内の小さい パスセットを列挙することによって動作する。これらの パスは、SSTGとBSTGの間の等価性を証明するた めの基礎として使用される。

【0108】例3:図5 (a)に、簡約(reduced)SS TG(強連結成分を抽出し無閉路パスをつぶしたもの) の例を示す。このSSTGに対して、次の状態列を列挙 することができる。

{AE, ABCE, ABCDCE, ABCDCDC E, ...}

なお、パス {ABCDCE, ABCDCDCE, ...} は、ループ本体の異なる回数の実行に対応する。これら のパスのすべてをBSTG上でシミュレートする必要は ない。ノード {C} は、ループ終了点に対応する。

{C}が0、1、及び3回現れるパスの数を列挙する。 これらは、ループに全く遭遇しないこと、ループ終了条 件に遭遇するがループ本体には遭遇しないこと、及び、 ループ本体を2回実行すること、にそれぞれ対応する。 最初の2つは単純パスであり、明確に列挙すべきであ る。終了パスが3回現れるパスを列挙する理由は、ルー プ本体を2回実行することによってループ不変項の生成 に対する問題を設定することである。従って、この例で 列挙されるパスは {AE, ABCE, ABCDCDC E } である。

【0109】これらのパスのそれぞれについて、BST G内の対応するパスをシンボリックシミュレーションに より取得する。次に、アルゴリズムは、SSTG及びB STGの対応するパスが等価であることを証明する。ル ープ本体を含むパス {ABCDCDCE} に対して、ア ルゴリズムはさらに進み、ループ本体内の演算が任意回 数実行された場合に、SSTG及びBSTGの対応する パスどうしの間の等価関係が依然として維持されるかど うかを帰納的に証明する。これを行うため、アルゴリズ ムは、カット点 {ABCDC} 及び {ABCDCDC} での変数対応を抽出する。この場合、カット点 {ABC DC } 及び {ABCDCDC} における対応のセットは 同一のままである。従って、帰納法により、列 {DC} を任意個数だけ {ABCDCDC} に連接しても依然と して変数対応は維持されるということができる。従っ て、 {ABCDCDCE} と、対応するBSTGパスが 等価である場合、ループ本体の任意回の反復に対して も、SSTGとBSTGは依然として等価になる。

【0110】次に、ループ終了に対応するカット点での 対応する変数のセットが同一のままにならないような、 別のシナリオを考える。セットが変わると、誤った結果 を避けるために、収束するまで反復する必要がある。

ィブ(誤った肯定)を避けるために収束するまで反復す る必要がある理由を例示する。図6の(a)及び(b) は、それぞれ、回路のビヘイビア及びスケジュールを示 す。なお、これらの2つは、スケジュールの状態5にお ける文c=d+2のため、対応しない。最初に識別され るループ本体を含むパスは {1, 2, 3, 4, 5, 2, 3, 4, 5, 2, 6} である。図6(b) における状態 2は、ループ終了として識別され、状態3、4及び5は ループ本体として識別される。ループの1回の実行のシ 10 ンボリックシミュレーションの後、得られる変数対応は  $\{a \equiv p, b \equiv q, d \equiv s\}$  であり、2回の実行の後に は {b≡q} である。なお、ループの後の状態6の文 (out = b) をシミュレートするための対応セットとし てこれらのいずれを用いても、bとqが等価であると見 なされていることによりフォールスポジティブを引き起 こすことになる。

【0112】3回の実行の後にはじめて、手続きはbと qが対応しないと判定し、スケジュールとビヘイビアは 非等価であると見なすことができる。このように、この 20 場合、収束に到達するには、最初のパスのもう1回の反 復をシミュレートしなければならない。すなわち、パス {1, 2, 3, 4, 5, 2, 3, 4, 5, 2, 3, 4, 5, 2, 6} もシミュレートする必要がある。

【0113】例5:最後にもう1つのシナリオを考える 必要がある。前の例で、ループ反復後の対応のセット は、収束に到達するまで単調に減少した。しかし、一般 に、反復を多く実行するにつれてこのセットが任意に変 化するような例が考えられる。なお、実質的な目標は、 ループ本体のすべての反復回数について等価性をチェッ 30 クすることである。従って、収束が得られるまですべて の極小対応セットを追跡しなければならない。これら は、他の対応セットのスーパーセットでないセットに対 応する。ループ本体に続くコードは、収束後に得られる 対応セットに対してシミュレートされるのに加えて、す べてのこのような極小セットに対してシミュレートされ る。なお、この追加の対応によりシミュレートしないこ とによってフォールスポジティブを生じる可能性があ る。後述するように、これらの極小対応セットを用いた シンボリックシミュレーションは、等価性をチェックす 40 るために必要十分である。

【0114】4.2.2 アルゴリズムの詳細

図7は、一般的な場合を扱う本発明の方法の好ましい実 施例の擬似コードを示す。このアルゴリズムの第1のタ スクは、SSTGの、ループを構成する部分を識別する ことである。ループ不変項をループ終了点で計算する必 要があるからである。ループは、強連結成分(SCC: strongly connected component) を識別することによっ て見出される。各SCCは、1個以上の終了ノードを有 し、そこからSCCの外へ遷移することが可能である。

【0111】例4:図6に示す例は、フォールスポジテ 50 その後、SCCを通らないサブパスを併合して、以後列

挙する必要のあるノード及びパスの総数を減らすために SSTGをつぶす。図5(a)に、これらのステップに よってSSTGがどのように影響されるかが示されてい る。これらのステップの結果、状態Cは、状態C及びD からなるSCCの終了点として識別される。

【0115】図7における擬似コードの第4行は、簡約 SSTG内のパスを列挙するループの開始をマークす る。このパスは、BSTG内の対応するパスに対してチ ェックされなければならない。パス列挙前にSSTGを 簡約することにより、大幅にパスは少なくなる。図5 (a) のSSTGの場合、最初に列挙される3個のパス は、次の状態列からなる。

{AE, ABCE, ABCDCDCE}

これらのパスのそれぞれについて、BSTG内の対応す るパスをシンボリックシミュレーションにより取得す る。図7の疑似コードの第5行は、列挙されたSSTG パスに対するRTL回路(SSGという)を取得する。 第5行は、また、SSTGパス内の終了ノードへの各遷 移に対応するRTL回路内のカットを識別する。カット とは、本明細書においては、状態遷移によりある状態か ら別の状態へ伝搬する変数のセットとして定義される。 図7の疑似コードの第6行は、SSTGパスを列挙する のに必要なすべての状態遷移判定をカプセル化するパス シグナル(Pathsignal)という信号を生成する。SSTG パスに対応するBSTG内のパスを識別するシンボリッ クシミュレーションは、図7の疑似コードの第7行で、 手続きConstrained#symbolic#simulation()によって、 SSTGパスのPathsignalを用いて実行される。

【0116】図8を参照しながら、Constrained#symbol ic#simulation()の詳細について説明する。BSTG内 のルート状態からはじめて、そのタスクは、Pathsignal と両立する遷移により到達可能な状態を識別することで ある。到達した各状態で、対応する信号を識別するため に非解釈シンボリックシミュレーションを実行する(図 8の第5行)。次に、その状態からの、Pathsignalと両 立する出遷移を識別する。このプロセスは、BSTG内 のEND状態に到達するまで続く。

【0117】図7の全体アルゴリズムに戻って、次のス テップは、列挙されたパス内のループから不変項を抽出 することである(図7の第8~12行)。このステップ は、ループが存在しないときには不要となる。パスに沿 って遭遇する各SCCに対して、図9に記載した手続き return#loop#invariants()を呼び出す。この手続きは、 変数対応セットをcorresp#set#listとして返す。このリ ストのうち、前のシンボリックシミュレーションの結果 としてSCCカットで得られた変数対応より小さい各対 応セットに対して、図7の第12行に示すように、SC Cに続くパス部分のシンボリックシミュレーションを再 実行しなければならない。図7の第13行及び第14行 は、得られた出力等価性が、パス条件以外の条件付きで 50 場合に生じる。フォールスネガティブは、2つの表現が

あるかどうかをテストする。そのように条件付きである 場合、STGは等価でないと見なされる。出力が、列挙 されたすべてのパスに対して無条件に等価である場合、 STGは等価であると見なされる。

46

【0118】図9を参照すると、return#loop#invarian ts()への入力は、列挙されたパスにおいてSCCの終了 ノードに遭遇する3つのインスタンスに対応するSSG 内の3個のカット (ssg#cuts 1, 2, and 3) である。こ の手続きは、ループに続くパス部分のシンボリックシミ 10 ュレーションが実行されなければならないような対応セ ットのリストを返す。図9の手続きの第1行は、ssg#cu tに対応するBSGにおける変数(bsg#cutsという)を 取得する。第2行及び第3行は、BSGにおいて導出さ れたカットどうしの間の2つの回路を取得し、カット2 とカット3の間の回路が、カット1とカット2の間の回 路の単なる別のインスタンス(コピー)であるかどうか を確かめる。そうでない場合、対応がないと見なされ、 適当なcorresp#set#listが返される。カット間の回路が 同型である場合、非自明な対応セットが存在する可能性 20 がある。

【0119】このセットを見つけるため、手続きは、最 初にカット2からはじめて、一度に1回のループ実行 (すなわち、2つのカットの間の部分) だけ進むよう に、SSGとBSGをシンボリックシミュレートする。 各シミュレーションの最後に得られる変数対応(corres p#set<sub>n+1</sub>)を、そのシミュレーションの最初における対 応(corresp#setn)と比較する。これらのセットが同一 である場合、これは要求された固定点であり、手続き は、この点で見出した対応リストをcorresp#set#listの 30 一部として返す。そうでない場合、corresp#set<sub>n+1</sub>を初 期変数対応として、1ループ実行のシンボリックシミュ レーションを繰り返す。この手続きはまた、1回の実行 のシンボリックシミュレーションにおける対応セットの 使用により新たな変数対応が生成されたときには、この 対応セットをcorresp#set#listに追加する。これは、例 4及び例5において議論したようなフォールスポジティ ブを避けるためである。

【0120】すべての変数対応を識別するのに要する反 復回数は、可能な変数対応の総数によって制限される。 40 最悪の場合、これは、SSGとBSG内のループ本体の 変数の個数の積になりうる。実際には、変数対応の数は 変数の個数に関して線形であり、ほとんどの対応は、最 初の実行自体の後に見出される。従って、この手続き は、有限回の(実際には、非常に少ない)ループ反復で ループ不変項を得る手段である。

【0121】4.2.3 アルゴリズムの正当性及び有

フォールスポジティブは、2つの表現が実際には等価で ないときに、検証ツールがそれらを等価であるとみなす

実際には等価であるときに、検証ツールがそれらを等価 でないとみなすときに生じる。次の定理は、本発明のア ルゴリズムを特徴づける。

【0122】定理2:図7の手続きCompare#STGsは、

(a) 「代表的」スケジューリング、及び、(b) 実現不可能な反復カウントによるネガティブの可能性がない、という仮定の下で、フォールスポジティブまたはフォールスネガティブを発生しないことが保証される。

【0123】(証明)スケジュール及びビヘイビアがいずれも非巡回的であるとき、フォールスポジティブが発 10生しないことは、基本的なシンボリックシミュレーションに基づく等価性チェッカの性質である。フォールスネガティブは、非巡回的である場合、シンボリックシミュレータによって非解釈とされる演算の機能の知識が最適化で使用されるときにのみ発生しうる。残りの解析では、シンボリックシミュレーションに基づく等価性チェッカは、非巡回パスにおいて正しい変数対応を見出すという事実に依拠することができる。

【0124】さらに興味深いことは、ループが存在する場合に本発明のアルゴリズムでいつフォールスネガティブ及びポジティブが発生し得るかの解析である。ビヘイビア記述は巡回的(ループを含む)であるがスケジュール記述は非巡回的(ループを含まない)である場合、あるいはその逆の場合は、代表的スケジューリングによって許容されない。両方の記述にループがある場合、生成される変数対応が多すぎるときにフォールスポジティブが起こり、生成される変数対応が少なすぎるときにフォールスネガティブが起こる。

【0125】まずフォールスネガティブを考える。ループ停止の正当性は、本発明の手続きでは、スケジュール 30 及びビヘイビアにおけるループの停止条件どうしの間の対応を確定することによってチェックされる。本発明のアプローチは、実現不可能な反復カウントについて知らない。スケジュール記述を生成するために使用される最適化が実現不可能な反復カウントの知識を使用する場合、本発明の手続きはフォールスネガティブを報告する可能性がある。また、実現不可能な回数の反復の後にのみループ本体どうしの間の差が「活性化」されるときにもこれは起こり得る。従って、代表的スケジューリングであり、かつ、実現可能な反復カウントがないという仮であり、かつ、実現可能な反復カウントがないという仮での下では、このようなフォールスネガティブは起こり得ない(証明終)。

【0126】図9に示すように、不変項抽出手続きは、 反復のたびに変化しない変数対応のセットを識別するま で、ループを収束するまで反復する。このプロセスで生 成される各極小変数対応セット(これは、他の対応セッ トのサブセットではない)は、ループ終了点の後のコー ドのシミュレーションを実行するために別々に使用され る。ループのn回の実行後に得られる変数対応セットを CSnで表す。以後のシミュレーションで使用される、 極小変数対応セットの集合を $\{CS^i\}$ で表す。すなわち、 $CS_n\subseteq \{CS^i\}$ は、極小対応セットであり、ループ終了以後のシンボリックシミュレーションのために使用される。

【0127】明らかに、 $CS_n \subseteq \{CS^i\}$  でのシミュレーションにより生じるネガティブの等価性結果は、実現不可能な反復カウントがないという仮定と、シンボリックシミュレーション手続きの基本的性質により、真のネガティブである。

【0128】次に、フォールスポジティブを考える。変数対応のセットの固定点(すなわち、 $CS_k = CS_{k+1}$ )に到達するのにk+1回の反復が必要であると仮定する。帰納法により、このセットは、 $n \ge k$ に対して、n回の反復に対応する実行されたパスに対する正しい変数対応のセットであるということができる。従って、 $CS_k$ でのシミュレーションの後に得られるポジティブの等価性結果は、 $n \ge k$ のすべてのnに対して真のポジティブである。

【0129】ここで、スケジュールにおけるkより少な20 い回数のループの実行に対応するパスを考える。すなわち、n < k とする。アルゴリズムは、n 回の反復後の終了をチェックするように正しく動作すること、すなわち、この場合にフォールスポジティブがないことを示す必要がある。考慮すべき次の2つの場合がある。

【0130】1.  $CS_n$ は、極小対応セットのうちの1つである。すなわち、 $CS_n \subseteq CS^i$ である。この場合、すべての極小対応セットは、ループ終了点以後明示的にシミュレートされるため、 $CS_n$ はフォールスポジティブを発生し得ない。

O【O131】O2. CS<sub>n</sub>は、極小対応セットのうちの 1 つでない。極小対応セットの定義により、CS<sub>n</sub>は、 CS<sup>i</sup> 内の対応セットのうちの1 つのスーパーセットでなければならない。この場合、 CS<sup>i</sup> 内のすべての対応セットでのシンボリックシミュレーションがポジティブの結果を発生する場合、CS<sub>n</sub>でのシンボリックシミュレーションも同様となり、CS<sub>n</sub>で別個のシミュレーションをする必要はない。(他方、 CS<sup>i</sup> 内のいずれかの対応セットでのシンボリックシミュレーションがネガティブを発生する場合、記述は非等価であり、CS<sub>n</sub>でのシンボリックシミュレーションは意味がない。)

【0132】 <u>[4.2.3.1</u> ネストしたループの扱い] ネストしたループを扱うためには、内側のループに入るたびに不変項を解析しなければならない。前述のCompare #STGs 手続きに加えて、ループネスティングを決定する解析が必要となる。ネストしたループをどのように扱うかについての直観的な説明は、セクション5.2のネストしたループの例のケーススタディを参照。

【0133】[4.3 アルゴリズムの効率]アルゴリ 50 ズムの効率は、基本的に、次の3つのファクタから導き

出される。

- (1) データパス状態は列挙されない。
- (2) 算術は解釈されない。
- (3) 不変項を抽出するためにループは完了まで反復さ れない。

【0134】ファクタ(1)及び(2)は、等価性チェ ックのためのアルゴリズムの内側ループで使用される非 解釈シンボリックシミュレータに含まれる。ファクタ

(3) は、本発明の不変項抽出アルゴリズムによる。手 び終了点の識別は、SSTGのサイズに関して線形であ る。Compare#STGs()におけるパス列挙は、つぶしたSS TGに対して行われる。これは、最悪の場合に列挙され るパスの個数が、SSTG内の状態数ではなくスケジュ ール内のループの個数に関して指数関数的になることを 意味する。このパス数は一般に非常に小さい可能性が高 い。不変項を抽出するために、列挙に要するループ反復 回数は、可能な変数対応関係の個数によって制限され る。最悪の場合、これは、ループ本体内の変数の個数に おけるエラーがないときの代表的スケジュールの場合、 すべての変数対応は、2回のループ反復の列挙により見 出される。シンボリックシミュレーション中のブール演 算には二分決定ダイヤグラム(BDD)が必要とされる が、このようなサブ回路は実際は非常に小さいため、B DD生成がボトルネックとなることはない。シンボリッ クモデルチェック(symbolic model checking)のような 技術に比べて、本発明のアルゴリズムのランタイム計算 量(複雑さ)は小さいため、本発明のアルゴリズムは、 取り組んでいる特定の検証問題に対する高速なカスタマ イズされた解法として適している。

【0135】 [4.4 スケジューリング検証システ ム] 本発明の重要な特徴は、回路のスケジュールがビヘ イビア記述から得られるような回路のスケジューリング の正当性をチェックするシステムとして実現される。こ のようなシステムの好ましい実施例を図15に示す。ル ープ不変項抽出器14. 1は、ループが存在するときに 非巡回スレッドの十分なセットを決定する。シンボリッ クシミュレータ14.2は、ループ不変項を抽出する。 明する。このシステムは、

- ・サイクル境界の導入
- ・演算並べ替え
- ・ループの展開、巻付け、折畳み及びパイプライン化
- ・演算の投機実行

のうちの1つ以上により変換されたビヘイビア記述を扱 うことが可能である。

【0136】本発明のもう1つの重要な特徴は、回路の ビヘイビア記述に対して回路のスケジュールを検証する システムとして実現される。このようなシステムの好ま

しい実施例を図16に示す。スケジュール状態遷移グラ フ生成器15.2は、15.1からスケジュールを受け 取り、スケジュールをスケジュール状態遷移グラフとし て指定する。ビヘイビア状態遷移グラフ生成器15.3 は、回路のビヘイビアをビヘイビア状態遷移グラフとし て指定する。スケジュールスレッドセレクタ15.4 は、スケジュールを受け取り、スケジュール状態遷移グ ラフから実行のスケジュールスレッドを選択する。ビヘ イビアスレッドセレクタ15.5は、ビヘイビアを受け 続きCompare#STGs()におけるSSTG内のSCC識別及 10 取り、ビヘイビア状態遷移グラフから対応するビヘイビ アスレッドを選択する。変換器15.6は、スケジュー ルスレッドをスケジュール構造グラフに、及び、ビヘイ ビアスレッドをビヘイビア構造グラフに変換する。等価 性チェッカ15.7は、前記スケジュール構造グラフと

50

【0137】[4.5 スケジューリング検証コンピュ ータシステム] コンピュータは、本発明の技術を実現す るための非常に有効な手段である。本発明の技術を実現 するこのようなコンピュータシステムもまた本発明の技 関して2次になり得る。実際には、スケジューリングに 20 術的範囲内に入る。このようなコンピュータは、プロセ ッサ及びメモリを有する。メモリは、コンピュータが回 路のスケジューリングの正当性をチェックすることを可 能にする命令を含む。ここで、回路のスケジュールは、 そのビヘイビア記述から得られる。具体的には、メモリ 内の命令は、ループが存在するときに非巡回スレッドの 十分なセットを決定するためにループ不変項を抽出する 命令を含む。さらに、命令は、ループ不変項を抽出する ためのシンボリックシミュレーションの命令を含む。さ らに、命令は、非巡回スレッドの等価性を証明する命令 30 を含む。

前記ビヘイビア構造グラフの等価性をチェックする。

【0138】なお、コンピュータは、PC、メインフレ ーム、ワークステーションあるいはネットワーク上のリ モートコンピュータを含むいかなる種類のコンピュータ とすることも可能である。

【0139】コンピュータシステムの好ましい実施例 は、命令を含むメモリを有するコンピュータからなる。 この命令は、コンピュータが、図4に示した擬似コード を実行することを可能にする。別の好ましい実施例は、 コンピュータが、図7~図9に示した擬似コードを、単・ 等価性証明器14.3は、非巡回スレッドの等価性を証 40 独に、またはすべての可能な組合せで、実行することを 可能にする命令を含むメモリを有するコンピュータから なる。

> 【0140】なお、命令は、高水準言語、低水準言語、 アセンブリ言語及び機械語を含む(これらに限定されな い)任意の形式とすることが可能である。

【0141】 [4.6 スケジューリング検証コンピュ ータプログラム製品]本発明の重要な特徴は、コンピュ ータプログラム製品として実現される。このプログラム 製品は、コンピュータが回路のスケジューリングの正当 50 性をチェックすることを可能にする命令を有するコンピ ュータ可読媒体を含む。なお、コンピュータ可読媒体 は、フロッピー (登録商標) ディスク、ハードディス ク、CD、チップ、テープ、IC付きカートリッジなど を含む(これらに限定されない)任意の固定媒体を含 む。コンピュータ可読媒体は、ネットワークを通じて伝 送される、あるいは、インターネットからダウンロード される命令も含む。

【0142】好ましい実施例では、コンピュータコード は、コンピュータが回路のスケジューリングの正当性を チェックすることを可能にする。ここで、回路に対する スケジュールは、ビヘイビア記述から得られる。コンピ ュータコードは、ループが存在するときに非巡回スレッ ドの十分なセットを決定するためにループ不変項を抽出 するコンピュータコードと、ループ不変項を抽出するた めのシンボリックシミュレーションのコンピュータコー ドと、非巡回スレッドの等価性を証明するコンピュータ コードとを含む。

【0143】コンピュータプログラム製品の好ましい実 施例は、コンピュータコードを含むコンピュータ可読媒 体を含む。このコンピュータコードは、コンピュータ が、図4に示した擬似コードを実行することを可能にす る。別の好ましい実施例は、コンピュータが、図7~図 9に示した擬似コードを、単独に、またはすべての可能 な組合せで、実行することを可能にするコードを含むコ ンピュータ可読媒体を含むコンピュータプログラム製品 からなる。

【0144】なお、コンピュータコードは、高水準言 語、低水準言語、アセンブリ言語及び機械語を含む(こ れらに限定されない) 任意の形式とすることが可能であ

#### [0145]

【発明の効果】 [4.7 結果:ケーススタディ] 本発 明を適用した結果について、本発明のアルゴリズムを我 々の実際のスケジューリングの例に適用した詳細なケー ススタディの形で提示する。これらの設計は、状態変数 の個数及び算術演算の計算量(複雑さ)に関して十分に 大きいため、状態マシン等価性やシンボリックモデルチ ェックに基づく従来のBDDによる検証アプローチでは 確実に失敗する。

【0146】4.7.1 投機スケジューリングの例 図10(a)に示すビヘイビアSTGを考える。このビ ヘイビアを、投機実行及びループ変換を含む最新のスケ ジューラによってスケジューリングした。結果として得 られたスケジュールSTGを図10(b)に示す。ビヘ イビア内のループを考える。定常状態では(すなわち、 ループが多数回実行されると仮定すると)、スケジュー ルSTGは、状態S6からなるSCCをたどることに注 意する。スケジュールの解析を実行することによって、 定常状態では、ループの新たな反復がクロックサイクル

ことを示すことが可能である。

【0147】検証の観点から、この例で興味深い点は、 この例は、セクション1.2で言及したほとんどの最適 化(サイクル境界の導入、演算の並べ替え、パスセグメ ントの複製、ループパイプライン化、及び投機実行)を 同時に含むことである。これらの最適化は、スケジュー ルの複雑さを大幅に増大させる。ビヘイビアSTGのV HDL記述は、122行のコードからなり、7個の演算 及び8個の中間変数(プライマリ入力及びプライマリ出 10 力を除く)を含むのに対して、スケジュールSTGのV HDL記述は、289行のコードからなり、47個の演 算及び54個の中間変数を含む。明らかに、ビヘイビア とスケジュールの構造同型チェックでは、これらの等価 性を証明することはできない。(データパス+制御)状 態空間をたどるVSIのような従来の低レベル(例え ば、ゲートレベル)のFSM等価性チェックツールでは 非常に困難になる。ビヘイビアSTGは250個の状態 ビットを含み、スケジュールSTGはさらに大幅に多く の状態ビットを含む。R. K. Brayton et al., "VIS: A s 20 ystem for verification and synthesis", in Proc. In t. Conf. Computer-Aided Verification, July 1996, を参照。

【0148】図10 (a) 及び (b) に示す2つのST Gの等価性を証明するために本発明の検証手続きで実行 されるさまざまなステップについて説明する。図7に示 した手続きCompare#STGsの第4行により、SSTGで最 初に列挙されるスレッドは、(SA, SG)、(SA, SB, SC, SD, SE, SF, SG) (SA, S B, SC, SD, SE, SF, SF, SG)、及び(S 30 A, SB, SC, SD, SE, SF, SF, SF, S G) である。これらのスレッドのそれぞれについて、手 続きは、ビヘイビア及びスケジュールに対する構造グラ フを生成し、セクション3で説明したシンボリックシミ ュレーション手続きを用いてその出力の等価性を証明す る。さらに、スレッド (SA, SB, SC, SD, S E, SF, SF, SF, SG) については、ループ不変 項を抽出する手続きを呼び出す。

【0149】シンボリックシミュレーションがどのよう に進行してループ不変項を検出するかを調べるために、 40 cctt (A) = (SA, SB, SC, SD, SC,SE, SF, SF, SG) を考える。スケジュール構造 グラフSSGT1を図11に示す。スケジュール内の状態 境界に対応する構造グラフ内のカットは点線を用いて示 される。

【0150】手続きConstrained#Symbolic#Simulation は、ビヘイビア、及び対応する構造グラフにおける、対 応するスレッドを自動的に抽出する。結果として得られ 7, S1, ..., S7, S1, S8) であり、その構造 ごとに開始され、大きなパフォーマンス改善につながる 50 グラフ (BSGT2) は図12に示される。なお、スケジ

ュールとビヘイビアのSTGにおける状態境界は対応し ていないため、SSGT1内のカットに対応するBSGT2 内の「カット」は、等価関係を用いて決定される。例え ば、SSGTl内の第1のカットにおける信号に関する等 価関係は、(t4, t4, 1), (M2, M2, 1), (c, c, 1), (i# gt1#0, i#1, 1), (i', i#1, c)である。ここで、エント リ (s 1, s 2, cond) は、 $SSG_{T1}$ 内の信号 s 1 B SGT2内の信号 s 2が条件condの下で等価であることを 意味する。理解されるように、信号cとi#1は、BSGT2 内の対応するカットを形成する。SSGT1の第5及び第 6のカットに対応してBSGT2内で形成されるカット は、図12で点線を用いて示されている。これらのカッ トは、状態SFを含むスケジュールSTGループの第1 回の実行の開始及び終了を表す。これらの2つのカット のメンバである信号に関する等価関係は、(i', i#1, c), (i#gt1#1, i#2, c), (t4, t4, c), (t3#gt1#1, t3# 1, c)及び(c', c#1, c), (M2', M2#1, c), (t4', t4#1,

【0151】上記のことから明らかに示されるように、ループ境界変数の多くについての対応は存在しない(例 20 えば、t3' #gt1#1、t2' #gt1#2、など)。さらに解析すれば理解されるように、SSGTIの大部分(図中影を付けた部分)はシミュレートされていない。スケジュール内のループをもう1回展開することにより、影部分の変数について新たな等価関係が見出される(すなわち、ループ不変項のセットが増大する)。この例では、ループ変数間の等価関係が収束するためには全部で6回ループを展開する必要があることを示すことができる。なお、ビヘイビア内のループは、スケジュールを導出する際にスケジューラによって(偶然の一致ではなく)ファクタ6 30 でパイプライン化されたことに注目すると興味深い。【0152】4.7.2 X.25通信プロトコル

c.c#1, (i", i#2, c.c#1)である。

この例は、X. 25通信プロトコルの送信(send)プロセスである。S. Bhattacharya, S. Dey, and F. Brglez, "Performance analysis and optimization ofschedules for conditional and loop-intensive specifications", in Proc. Design Automation Conf., pp. 491-496, June 1994、を参照。演算への状態の直接的な割当てによるビヘイビアに対する制御フローグラフを図13 (a)に示す。なお、これは配列変数を使用している。

(a)に示す。なお、これは配列変数を使用している。 40 配列アクセスは、非解釈関数であるとみなされる。配列インデックスと配列名は対応することが保証される。これから得られる正しいスケジュールを図13(b)に示す。各状態内の数字は、その状態内で実行される演算に対応する。この例は2つの理由により興味深い。第1の理由は、状態S11及びS12に対応するネストしたループである。第2の理由は、スケジュール内のパスに対して生成されるデータフローグラフは、ビヘイビアにおいて生成される対応するパスと構造的に同型ではないことである。図13(c)に、同じビヘイビアに対する正 50

しくないスケジュールを示す。ループのネスティングを 見出すためには、スケジュールのSTGに対する正規表 現(regularexpression)を導出する。Z. Kohavi, "Switc hing and Finite Automata Theory", McGraw-Hill Book Company, second ed., 1978、を参照。

54

【0153】まず図13(b)を考える。これに対して 導出される正規表現はSoS1S2S4(S3S4)\*(S5S2S4(S3S4)\*(S5S2S4(S3S4)\*)\*S6である。上付きの\*のある各部分表現はループ本体を構成する。これは明確にループの 70 ネスティングを識別する。パス列挙がループ本体に遭遇するたびに、そのループに対する不変項を識別しなければならない。例えば、部分表現(S5S2S4(S3S4)\*)\*において、内側ループ(S3S4)\*の不変項は、外側ループの不変項を導出するために外側ループに要求される反復回数と同じ回数だけ抽出されなければならない。手続きの残りの部分は前と同じであり、第1のケーススタディの通りに従う。

【0154】次に、図13(c)を考える。導出される正規表現は、 $S_0S_1S_2S_4$ (( $S_3S_2S_4$ )\*+( $S_5S_2S_4$ )\*)\* $S_6$ である。この正規表現は、外側ループの内部に共通の部分表現を有する $S_0$ 000円でを含むという点で前のものとは異なる。部分表現(( $S_3S_2S_4$ )\*+( $S_5S_2S_4$ )\*)\*における、外側ループのループ不変項を決定することは興味深い。これを達成するため、変数対応が安定するまで、外側ループの有限回の反復が評価されなければならない。外側ループが反復されるたびに、内側ループのインスタンス化のすべての可能な組合せが考慮される。例えば、外側ループが部分表現( $S_0$ 10円のパス、すなわち、

A\*A\*, A\*B\*, B\*A\*, B\*B\*

に沿って変数対応を計算しなければならないことを意味 する。なお、各パスは、それぞれネスティングのないル ープからなる。外側ループの3回目の実行で、列挙され るパスは次のようになる。


A\*A\*A\*, A\*B\*A\*, B\*A\*A\*, B\*B\*A\*, A\*A\* B\*, A\*B\*B\*, B\*A\*B\*, B\*B\*B\*

外側ループに対するループ不変性を証明するためには、外側ループの n 回目の実行における部分パス P n から生 40 成される変数対応が、 P n から導出される n + 1 回目の実行におけるすべての部分パスから生成される対応と同じままであることを示さなければならない。例えば、上記の仮設的な例では、外側ループの 2 回の実行後に A\*A\*から生成されるループ対応は、 3 回目の実行において A\*A\*A\*及び A\*A\*B\*から生成される対応と同じままでなければならない。図 1 3 (c)におけるスケジュールは、状態 S 3 から出る遷移の正しくない実現の結果、実際には正しくない。これは、本発明の手続きでは検出される。 2 つの表現におけるdata変数の間に対応を 60 確立することが不可能であるからである。


#### 【図1】

```
Pl : process
     Variable t6 : integer:
begin
 x_var <= Xinport;</pre>
 dx_var <= Dxport
 y_var <= Yinport;
 u_var <= Uinport:
 wait for Ons;
 wait until clk='1' and clk'event; -- CLOCK EDGE
 while (x_var < a_var) loop
   t6 := u_var - u_var * dx_var * x_var;
   u_var <- t6 - dx_var * three * y_var;
   wait until clk='1' and clk'event: -- CLOCK EDGE
   y_var <= y_var + u_var * dx_var;
   x_var <= x_var + dx_var;
   wait for Ons;
 and loop;
 Xoutport <- x_var;
 Youtport <- y_var;
 Uoutport <= u_var,
and process P1;
```

#### 【図3】



#### [図6]




(b) スケジュール STG


#### 【図4】

```
Procedure Compare Steucture Graphs (88G_T, BSG_{T'}) 
 Apr1 \succ \text{DFL-Scrt}(BSG_{T'})
   Art I > Drs.Source(SSG_T)
Art 2 > Drs.Source(SSG_T)
Identity basic variables in BSG_{T'};
Symbolic simulate BSG_{T'} to expects non-basic vers in
     tenns of basis vars;
   Construct equivalence lists for IN nodes in SSG_T; For each element Arr2, v) {
     switch(TYPE(v)) {
     ase Mus
        Pur each dam input v_{fanin} of v (


For each cotty (u,c) in equivalence list of v_{fanin}
              ADD.EQUIVALENCE(V, a, a ) select_cond;
     case OP:
       identity corresponding OP vertex w<sub>ep</sub> in BSG<sub>T</sub> such that
(i) w<sub>ep</sub> and v perform the same operation, AND
(ii) hopers of v have conditional equivalences
with corresponding inputs of w<sub>ep</sub>:
count w conjunction of conditions;
        # cond≠0 {
           ADD_EQUIVALENCE(v, vag. cond); )
         LOGIC:
        convert input lists into BDD ander and propagate;
         m PO:
        If equivalence exists with corresponding PO in BSG_{\mathbf{T}'} and condition in \mathbf 1
           countinue;
           usturn(Error); } }
  return(Equivalent);
```

#### 【図2】






# 【図15】



【図5】

[図8]




【図9】

```
Procedure RETURN_LOOP_INVARIANTS(seg_cuts 1, 2 and 3)
L. begante = cuts in BSG corresponding to segurute
2. Derive the two subcircults between beg_cuts 1, 2 and 3
3. Check that there subcircults are isomorphic
4. If not isomorphic, seturn corresposet. Het = {NULL}
5. correspondences associated with beg-cut-2
6. correspondences associated with bag cut.3
7. while (corresp.set, # corresp.set,+1) (
    Moorrespiretn+1 is a subset of correspiseln (
8.
     corresp.set.list = corresp.set.list U corresp.set.+1
10. corresp.set, = corresp.set,+1
11. propagate correspisation forward for one loop iteration
     by symbolic simulation
12.corresp.sellist = corresp.set.list U corresp.set.+1
13.remove all carries in corresp.set.list that are supersets of
    other esteles;
14.return corresp.set.list
```


#### 【図7】

# 


#### 【図14】




【図10】




【図11】




【図12】



【図13】





#### フロントページの続き

(72)発明者 スブラジット・バタチャリヤ アメリカ合衆国,ニュージャージー 08540 プリンストン,4 インディペン デンス ウエイ,エヌ・イー・シー・ユ ー・エス・エー・インク内

- (72)発明者 アナンド・ラグナサン
  アメリカ合衆国、ニュージャージー
  08540 プリンストン、4 インディペン
  デンス ウエイ、エヌ・イー・シー・ユー・エス・エー・インク内
- (72)発明者 アーティ・グプタ アメリカ合衆国、ニュージャージー 08540 プリンストン、4 インディペン デンス ウエイ、エヌ・イー・シー・ユー・エス・エー・インク内

Fターム(参考) 5B046 AA08 BA03 JA01 JA04